-
公开(公告)号：CN114823873B
公开(公告)日：2023-10-27
申请号：CN202210460657.0
申请日：2022-04-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种能够增大设计窗口、提高工艺容差的超结功率器件终端结构，该结构在过渡区和器件边缘之间的终端区顶部设有新型多晶硅阻性场板，利用场板内电势均匀分布的特性在终端内顶部引入额外的电场来限制非耗尽区的扩展，优化电荷分布。本发明结构包括第一掺杂类型外延层、第二掺杂类型超结柱区、第二掺杂类型体区、第二掺杂类型横向连接层、第二掺杂类型体接触区、第一掺杂类型源接触区、栅氧化层、钝化层、场氧化层、栅电极、第二掺杂类型边缘接触区、多晶硅阻性场板、金属层等。本发明结构与无场板终端结构相比更容易维持高耐压，使脆弱的终端区达到与元胞区相同的击穿电压容差水平，增大设计窗口，提高设计灵活性，降低工艺控制难度。
-
公开(公告)号：CN116362035A
公开(公告)日：2023-06-30
申请号：CN202310315631.1
申请日：2023-03-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G06F30/20 , G06F17/11 , H01L29/778
Abstract: 本发明涉及半导体器件技术领域，具体涉及一种硅基GaN HEMT器件衬底偏置效应仿真建模方法。本发明基于薛定谔泊松方程为基础，考虑GaN HEMT器件在衬底偏置时由于场效应导致的阈值电压漂移以及动态导通电阻退化，将器件所受衬底偏压构建为与器件阈值漂移量一阶线性相关。基于陷阱中心对沟道载流子的捕获与释放效应以及GaN Buffer层的正电荷存储效应，利用SRH统计，构建出不同脉冲衬底偏压大小与GaN HEMT阈值电压和迁移率的非线性指数型关系，最终衬底偏压对模型参数的改变量输入GaN HEMT核心漏极电流解析模型，并应用GaN HEMT器件的大信号仿真与电路设计中，通过测试数据与电路仿真验证了该模型对衬底偏置效应模拟的有效性。
-
公开(公告)号：CN111969051B
公开(公告)日：2023-01-24
申请号：CN202010888687.2
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种具有高可靠性的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一介质氧化层，分离栅多晶电极，第二介质氧化层，第三介质氧化层，控制栅多晶电极，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，源极金属接触，控制栅金属接触和分离栅金属接触。通过在过渡区增大槽宽，增加一次过渡区栅多晶刻蚀，形成控制栅多晶和栅氧化层包围分离栅金属接触的结构，避免了常规分离栅引出所需要的控制栅和分离栅之间的介质氧化层隔离，杜绝了厚氧隔离所带来的吸硼排磷问题和曲率效应带来的电场集中问题，以及存在厚氧隔离时过渡区耗尽不足问题，消除器件过渡区的提前击穿，保证器件耐压。
-
公开(公告)号：CN113078204B
公开(公告)日：2022-05-17
申请号：CN202110317473.4
申请日：2021-03-25
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明涉及半导体器件技术领域，具体为一种氮化镓3D‑RESURF场效应晶体管及其制备方法。本发明在传统氮化镓HEMT器件中通过刻槽并二次外延的方式引入P型氮化镓电场调制区。在漂移区处形成P型氮化镓—二维电子气构成的p‑n结，并通过器件阻断耐压时该p‑n结空间电荷区的耗尽与扩展在平行于栅宽方向引入电场强度分量，改变原有电场方向，使得栅极漏侧电场尖峰得到缓解，电场强度明显降低；同时，利用该p‑n结耗尽二维电子气，降低了器件漏电流，提高器件单位漂移区长度耐压能力。本发明通过在氮化镓HEMT器件中引入P型氮化镓—二维电子气p‑n结实现了一种不同于传统场板技术的新型电场调制方式，利用该新结构在提高器件击穿电压的同时降低了器件的导通电阻。
-
公开(公告)号：CN114374376A
公开(公告)日：2022-04-19
申请号：CN202210033085.8
申请日：2022-01-12
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H03K7/08
Abstract: 本发明公开了一种高频硅基GaN单片集成PWM电路，基于P‑GaN栅增强型GaN集成工艺平台下的E‑mode GaN晶体管、2DEG电阻和MIM电容进行三级比较器等结构设计，并以此为基础实现迟滞比较器、锯齿波电路和整体PWM电路的设计。本发明基于增强型GaN晶体管进行三级比较器电路拓扑设计优化反馈回路，从而实现高鲁棒性锯齿波电路设计；PWM单片集成电路同时集成反馈电阻以及GaN MIM电容，极大减小电路设计中的寄生效应，可更容易满足PWM模块方案的高频需求。该电路方案不仅更易实现GaN功率芯片单片集成，而且可避免D‑mode N型沟道晶体管存在的栅极长期可靠性等问题。本发明提出的高频硅基GaN单片集成PWM电路为未来实现更加紧凑的功率转换解决方案提供基础。
-
Patent Agency Ranking
公开(公告)号：CN113838922A
公开(公告)日：2021-12-24
申请号：CN202111117630.3
申请日：2021-09-23
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/28 , H01L21/331
Abstract: 本发明提供一种具有载流子浓度增强的分离栅超结IGBT器件结构及制作方法，本发明通过将栅电极分裂为左右两部分，左侧作为栅极，右侧与发射极连接，分离栅结构降低了米勒电容Cgc，进而降低了开关损耗。本发明在沟槽栅右侧、P柱上方引入P型浮空区结构，阻止了P柱与P型基区及发射极的直接连接，消除了在高柱区浓度下P柱及P型基区对空穴的抽取作用，在不同N、P柱区掺杂浓度下器件均工作在双极导电模式下，消除了柱区掺杂浓度对正向导通压降的影响。右侧分离栅的引入还避免了器件开启时P型浮空区中的空穴电流对栅极的充电，避免了开启动态过程中的电流、电压振荡，改善了EMI问题。
-
公开(公告)号：CN113838913A
公开(公告)日：2021-12-24
申请号：CN202111116036.2
申请日：2021-09-23
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种分段式注入的自钳位IGBT及其制作方法。在元胞右侧引入与发射极等电位的沟槽结构，在N型电荷存储层下方引入P型掺杂埋层，通过改变掩模版的开口，使高浓度的P型埋层呈间隔式分布，改善了在器件导通时高浓度P型埋层对阈值电压的不利影响，降低了导通电阻。在器件饱和时自偏置PMOS结构开启，CS层电势被钳位在一个较低的值，从而降低了IGBT的饱和电流。间隔式分布的高浓度P型埋层可以保证PMOS结构在高集电极电压下正常开启以钳位住CS层的电势，降低饱和电流，提高了器件的短路能力。在制备传统沟槽IGBT工艺方法的基础上，仅增加一张掩模版即可实现沿z方向呈分段式分布的P+埋层，没有增加工艺的复杂度，容易实现。
-
公开(公告)号：CN111524963B
公开(公告)日：2021-09-24
申请号：CN202010355367.0
申请日：2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种降低高压互连影响的器件结构及制造方法，用以解决常规的制造方法由于高压互连线对器件表面电场分布的影响，从而导致器件无法达到预期耐压的问题。本发明通过在常规的制造工艺中额外增加一步工艺步骤，利用掩模版对器件的高压互连区进行局部热氧化，提高了高压互连线到器件表面的氧化层厚度，降低了高压互连线对器件表面电场分布的影响，提高了器件的击穿电压。
-
公开(公告)号：CN112164719A
公开(公告)日：2021-01-01
申请号：CN202010888774.8
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种具有等势浮空槽的低阻器件，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中；在相同长度下，介质层能够承受更高的击穿电压，同时浮空电极能够调制漂移区电势分布，使得电势分布均匀，进一步提高了器件耐压，浮空场板辅助耗尽还可以提高漂移区注入剂量，从而降低比导通电阻。
-
公开(公告)号：CN110534575B
公开(公告)日：2020-09-29
申请号：CN201910831289.4
申请日：2019-09-04
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种VDMOS器件，属于半导体器件技术领域。在桥式电路等需要二极管续流的应用场景，本发明提供的VDMOS器件，可利用沟道区作为续流通道，不需要再为VDMOS增加外部的反并联二极管，因此可以减小系统体积。同时利用VDMOS的沟道进行续流，对漂移区没有过剩载流子注入，不存在常规VDMOS的体二极管续流的反向恢复问题，不会带来器件漏电增加和高温特性变差等问题，也不会额外增加器件面积且工艺简单。
-
-
-
-
-
-
-
-
-
Search Results
3076
records
(took 0.142 seconds)
