-
公开(公告)号：CN106067817B
公开(公告)日：2019-02-26
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
公开(公告)号：CN102708092B
公开(公告)日：2016-01-20
申请号：CN201210157944.0
申请日：2012-05-21
Applicant: 复旦大学
IPC: G06F17/14
Abstract: 本发明属数字集成电路与系统技术领域，具体涉及实现混合基FFT末级重排序的映射迭代方法。FFT的末级重排序模块是保证采用DIF-FFT情况下实现队列顺序输出的必要环节。以往对于这一问题的处理普遍采用bit-reversal方法，但其受限于输入点数必须满足 ，不具备一般性。本发明针对这一情况提出了基于映射迭代的方法，实现了对于输入点数是2的整数次幂时序列的自然顺序输出，对于任意输入点数满足是非零自然数的混合基的方式分解的FFT给出统一的重排序方法。
-
公开(公告)号：CN102055566B
公开(公告)日：2015-05-13
申请号：CN201110023426.5
申请日：2011-01-21
Applicant: 复旦大学
Abstract: 本发明属于高速无线通信集成电路技术领域，具体为一种应用于MIMO无线通信系统中的动态信号检测算法与检测器结构。该检测算法在MIMO中根据各层的信道增益选择每层所需扩展的子节点数，信道增益大，则扩展节点数少，信道增益小，则扩展节点数多。根据MIMO系统中各层的信道增益选择每层所需扩展的子节点数，并用动态流水线的结构进行实现。它相比于传统的MIMO检测算法K-Best可节省30%～50%的节点扩展，硬件实现面积和功耗得到优化，更适用于移动无线通信。
-
公开(公告)号：CN103067021A
公开(公告)日：2013-04-24
申请号：CN201210518885.5
申请日：2012-12-06
Applicant: 复旦大学
IPC: H03M3/02
Abstract: 本发明属于集成电路技术领域，具体为一种流水线型量化的长环路延时连续时间三角积分调制器。其结构包括：由运算放大器构成的环路传递滤波器、具有一定环路延时的流水线型量化器和高线性度的高速数模转换；输入信号和高速数模转换器输出的反馈信号经过环路传递滤波器，运算和积分后输出到流水线型量化器的输入端；流水线型量化器产生的数字输出结果传递给高速数模转换器，用于重建原信号。本发明突破了传统连续时间三角积分调制器的最大环路延时限制，使得最大环路延时可以达到1.8个采样周期，基于这一优势，本发明提高了连续时间三角积分调制器的能效。
-
公开(公告)号：CN101895295B
公开(公告)日：2013-04-10
申请号：CN201010222534.0
申请日：2010-07-09
Applicant: 复旦大学
IPC: H03M1/12 , H03F3/45 , H03K17/687
Abstract: 本发明属于集成电路技术领域，具体为一种运算放大器共享的低功耗流水线模数转换器。该模数转换器由无采样保持电路的第一级流水线，第二、三、四级流水线，一级3位全并行模数转换器，共享运算放大器，数字校正电路构成；无采样保持电路的第一级流水线，第二、三、四级流水线，与最后一级的3位全并行模数转换器依次相连，每级流水线得到3位数字输出，经过后级数子校正，得到实际结果；4级流水线只需要2个运算放大器，连续的两级共用一个运算放大器，共产生10位需校正的数据，与最后一级3位全并行模数转换器的3位输出一起经过数字校正电路，得到最后的11位量化输出。本模数转换器实现高速度、低功耗。
-
Patent Agency Ranking
公开(公告)号：CN102866982A
公开(公告)日：2013-01-09
申请号：CN201210340014.9
申请日：2012-09-14
Applicant: 复旦大学
Abstract: 本发明属FPGA嵌入式系统技术领域，具体为一种基于FPGA的8位复杂指令集中央处理器。系统整个CPU核由以下基本部件组成：寄存器组、时序控制模块、数据通路模块；系统主时钟由片外晶振统一提供，后续模块所需的同步时钟也由该时钟经过分频、相移给出；时序控制模块负责对IP核的各子模块进行时序控制，确保读写数据不发生冲突；寄存器组对读、写数据进行暂存；数据通路模块负责硬件模块间数据流的走向控制及基本的运算操作。本发明采用状态机对指令系统进行统一的描述，令数据流的走向明确、清晰；同时，本发明涵盖了一款编译器，逐条汇编指令通过仿真验证，为硬件系统准确接收二进制码流提供了保证。
-
公开(公告)号：CN101662264B
公开(公告)日：2012-10-17
申请号：CN200910055220.3
申请日：2009-07-23
Applicant: 复旦大学
Abstract: 本发明属于微电子领域，具体涉及一种低功耗大摆幅开关型运算放大器，该运算放大器采用两级运放的形式，第二级为AB类输出，并且在第一级和第二级之间增加了电平位移电路，改变第二级MOS管的偏置状态，可以实现运放的低功耗和大摆幅，并且采用嵌套式密勒补偿以实现运放的稳定性，能够被广泛应用于通信基站、医疗设备、卫星接收系统、雷达、红外成像、数字示波器、消费类电子等领域。
-
公开(公告)号：CN102006073B
公开(公告)日：2012-08-01
申请号：CN201010605325.4
申请日：2010-12-24
Applicant: 复旦大学
Abstract: 本发明属于模数转换器技术领域，具体涉及一种多通道模数转换器及模数转换器的校准系统。该多通道模数转换器至少包含第一通道子模数转换器及第二通道子模数转换器，数字后台校准电路具有低通滤波器、乘法器、减法器、累加器、自适应延时步长计算器和可编程延时控制单元。且自适应延时步长计算器通过累加器与可编程延时控制单元相连，通过可编程延时单元完成对子通道模数转换器的采样时间误差的补偿。本发明通过数字后台校准电路内的自适应延时步长计算器、累加器和可编程延时控制单元对其它通道子模数转换器输出的模数转换结果进行校准，从而达到消除采样时间误差的效果，提高多通道模数转换器的分辨率。
-
公开(公告)号：CN102006071B
公开(公告)日：2012-08-01
申请号：CN201010603977.4
申请日：2010-12-24
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于集成电路技术领域，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本发明通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。
-
公开(公告)号：CN101980446B
公开(公告)日：2012-05-30
申请号：CN201010558671.1
申请日：2010-11-25
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种高性能低功耗流水线模数转换器。该模数转换器由整合型前端，第二级、第三级、第四级、第五级流水线，一级并行子模数转换器，以及时钟对齐和数字校正电路构成。整合型前端与第二级、第三级、第四级、第五级流水线及并行子模数转换器依次相连，每一级得到的数字输出经过时钟对齐以及数字校正电路，共产生12位量化输出。本发明能够在保证模数转换器高性能的同时，大幅降低现有高速、高分辨率模数转换器的功耗。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.029 seconds)
