-
公开(公告)号：CN114494387B
公开(公告)日：2025-04-22
申请号：CN202210088025.6
申请日：2022-01-25
Applicant: 南京大学
IPC: G06T7/55 , G06N3/0464 , G06N3/08
Abstract: 本申请涉及图像处理技术领域，尤其涉及一种生成数据集网络模型及雾图生成方法包括：图像编码模块、耦合生成对抗网络模块、对抗判别模块和合成模块；图像编码模块包括干净图数据集输入端口及雾图数据集输入端口，耦合生成对抗网络模块包括第一生成单元及第二生成单元，对抗判别模块包括第一判别器及第二判别器；第一生成单元包括第一编码器、共享潜在图像域和第一解码器，第二生成单元包括第二编码器、共享潜在图像域和第二解码器。在实际应用过程中，本申请提出了基于耦合生成对抗网络的神经网络框架，通过网络迭代训练过程中采用半监督学习策略和特定的组合损失函数，使得网络生成的图像能够学习到真实图像的深度信息，使得图像更具真实性。
-
公开(公告)号：CN115833993B
公开(公告)日：2025-03-25
申请号：CN202211407549.3
申请日：2022-11-10
Applicant: 南京大学
Abstract: 本发明提供了一种面向下一代光纤通信标准的oFEC译码系统，包括oFEC码译码器，所述oFEC码译码器遵循单指令多数据SIMD过程，即每条指令下对P个BCH子码进行译码，其中P为并行度。本系统基于SIMD的思想，通过推导得到oFEC码的在存储器中的位置遵循一定规律，进而通过使用奇偶两块完全一致的双端口存储器，有效地解决了译码过程中存在的结构冒险问题；通过额外的硬件开销解决译码输出时的数据冒险问题。上述手段避免了流水线停顿，提升了吞吐率。
-
公开(公告)号：CN118586453A
公开(公告)日：2024-09-03
申请号：CN202410762665.X
申请日：2024-06-13
Applicant: 南京大学
IPC: G06N3/0464 , G06N3/06 , G06F9/38
Abstract: 本申请提供一种基于RISC‑V的向量处理器及混合数据流方法，所述向量处理器包括：控制模块、加载存储模块、至少一个可拓展模块；可拓展模块包括：脉动阵列单元；控制模块被配置为：接收并解码向量指令，生成解码信息；将向量指令和解码信息发送至可拓展模块；加载存储模块被配置为：获取并存储计算数据，并根据向量指令将对应的计算数据分配至可拓展模块；计算数据包括：输入数据和权重数据；可拓展模块被配置为：基于计算数据，根据数据流映射信息，生成目标计算结果；以解决目前的深度神经网络架构限制了依赖于固定数据流进行推理的加速器在执行完整深度神经网络运算过程中的效率，导致深度神经网络整体的计算性能和能效较低的问题。
-
公开(公告)号：CN118133908A
公开(公告)日：2024-06-04
申请号：CN202410133248.9
申请日：2024-01-31
Applicant: 南京大学
Abstract: 本申请提供一种基于Transformer的加速系统及方法，所述系统包括硬件加速器和神经网络模块，神经网络模块中运行有神经网络模型，硬件加速器包括存储器、第一加速模块和第二加速模块，第一加速模块包括多个可重构单元，第二加速模块包括多个处理单元，第一加速模块通过可重构单元对键值对数据累加计算，得到注意力数据，第二加速模块通过处理单元，根据权重数据和特征图数据计算多层感知机数据，神经网络模块根据注意力数据和多层感知机数据输出分类结果。本申请通过加速模块对神经网络模型中的计算流程进行加速，实现对神经网络模型的整体加速，提高神经网络模型处理数据的效率。
-
公开(公告)号：CN113572482B
公开(公告)日：2024-04-09
申请号：CN202110888982.2
申请日：2021-08-03
Applicant: 南京大学
Abstract: 本申请涉及数字信息传输技术领域，提供一种仅基于最小值的LDPC码最小和译码方法。在使用本申请所述译码方法前，需预构造一个码字本征函数f：引入一个易于获得的动态变量α，通过蒙特卡罗法构造和拟合得到次小值与最小值的差值δ和动态变量α之间的固定函数关系δ＝f(α)；然后运用本申请所述译码方法进行译码：在常规译码流程的校验节点更新阶段中，只求最小值，并利用最小值、本征函数f和实时获得的动态变量α′，动态计算次小值，再进行后续的常规译码流程。本申请中获取次小值的过程不同于常规译码，仅需一次加法，且次小值与最小值的差值是简单动态产生的，能在保证LDPC译码复杂度降低的同时，减少译码性能损失。
-
Patent Agency Ranking
公开(公告)号：CN117808050A
公开(公告)日：2024-04-02
申请号：CN202410036818.2
申请日：2024-01-10
Applicant: 南京大学
IPC: G06N3/0464 , G06F17/15
Abstract: 本发明提供一种支持任意尺寸与形状卷积核计算的架构，包括用于获取、预存和拼接输入像素数据，以及获取权重数据和层参数的输入数据准备部分，所述权重数据可能涉及将卷积核离线分割或拆分成若干子核；用于对输入数据准备部分获取的像素数据进行灵活排列的Z字形数据流数据准备部分，其中横向数据移动模块与纵向数据移动模块互相解耦，使架构具有支持任意尺寸与形状卷积核计算的灵活性，而不会产生冗余的计算和数据传输；用于根据层参数将目标像素数据与目标权重数据在乘累加阵列中进行卷积的计算部分；用于对输出像素进行排列和存储的输出数据重排与存储部分；用于对上述所有部分进行控制以实现逐层计算的控制部分，尤其是对不同子核计算的控制。
-
公开(公告)号：CN117521734A
公开(公告)日：2024-02-06
申请号：CN202311462442.3
申请日：2023-11-06
Applicant: 南京大学
IPC: G06N3/0464 , G06F7/523
Abstract: 本发明提供了一种用于实现高能效乘法运算的存内计算电路，包括存内Booth编码器阵列和存内计算阵列，存内计算阵列包括存内部分积生成器；存内部分积生成器存储被乘数，利用数据锁存单元中两个互补的锁存节点代表被乘数和被乘数的相反数，用临近数据锁存单元的两个互补锁存节点代表被乘数的两倍和被乘数的两倍的相反数，不增加额外的晶体管开销即可实现取反和移位，产生基4Booth算法所有可能的非零部分积，乘数信号控制存内Booth编码器阵列产生编码信号，编码信号控制数据选择器选出四种非零部分积中的一种。本发明适用于任意位宽乘法运算，提升了数据锁存单元电路的利用率和存算一体单元电路的对称性，能灵活调整计算并行度。
-
公开(公告)号：CN117424609A
公开(公告)日：2024-01-19
申请号：CN202311461916.2
申请日：2023-11-06
Applicant: 南京大学
Abstract: 本发明提供了一种极化码译码方法，包括以下步骤：步骤1，采用剪枝的译码二叉树结构进行极化码译码；步骤2，对码率0节点R0、重复节点REP、码率1节点R1、单奇偶校验节点SPC、双重复节点BREP进行译码设定。本发明对特殊节点的快速译码方法进行了改进，与现有方案相比，本方案在保持纠错性能几乎不变的前提下，大幅减少了译码所需的时钟周期数，降低了译码时延，从而提高了译码器的吞吐量，提升了通信系统的实时性和灵活性，使其能够更快速地响应和处理数据。
-
公开(公告)号：CN117008872A
公开(公告)日：2023-11-07
申请号：CN202310972029.5
申请日：2023-08-03
Applicant: 南京大学
IPC: G06F7/575
Abstract: 本发明提供了一种兼容多种格式的多精度融合乘累加运算装置及方法，所述装置包括多精度译码器、多精度乘累加运算模块和多精度编码器；多精度译码器和多精度编码器分别用于对输入操作数的译码和对输出结果的编码；多精度乘累加模块接受多精度译码器的输出，完成多精度的乘累加计算，计算结果作为多精度编码器的输入。本发明支持IEEE‑754浮点格式、Posit格式、定点格式、BFloat16、TensorFloat32在内的各种格式，针对乘累加运算过程中的尾数乘法、操作数相加、操作数移位、前导零计数等过程，本发明通过分段及硬件复用等手段提供了高效的多精度实现装置，使得运算单元整体实现了较高的面积效率及能效。
-
公开(公告)号：CN113467754B
公开(公告)日：2023-10-13
申请号：CN202110819402.4
申请日：2021-07-20
Applicant: 南京大学
IPC: G06F7/72
Abstract: 本申请属于数据密码处理技术领域，从降低格加密计算的复杂度角度出发，提供一种基于分解约简的格加密模乘运算方法及装置，所述方法包括：限定有限域的特征模素数q的形式，输入模素数q、被乘数X和乘数Y，对被乘数X和乘数Y以基数2N进行分解，再将X和Y乘积的展开式按基数22N进行分解后直接取模约简得到第一约简中间值，对第一约简中间值按基数22N进行分解后直接取模约简，获得第二约简中间值，再根据第二约简中间值的大小将其调整到模q有限域中，本申请通过分解约简，有效减少了中间数据的数据位宽，提出了更低计算复杂度和计算延迟的格加密模乘运算方法，并设计了相应的模乘运算装置，而且本申请的模乘运算方法和装置不失通用性。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.025 seconds)
