公开(公告)号：CN103620741A

公开(公告)日：2014-03-05

申请号：CN201280030011.3

申请日：2012-05-25

Applicant: 住友电气工业株式会社 ,  国立大学法人奈良先端科学技术大学院大学

Inventor： 增田健良 ,  畑山智亮

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/046 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068

Abstract: 一种制造MOSFET（1）的方法具有：将杂质引入碳化硅层（10）中的步骤；通过从碳化硅层（10）的表面层部分选择性移除硅，在该表面层部分中形成碳层（81）的步骤，所述碳化硅层具有引入其中的杂质；以及通过加热具有形成在其中的碳层（81）的碳化硅层（10）来活化杂质的步骤。

公开(公告)号：CN103548118A

公开(公告)日：2014-01-29

申请号：CN201180067218.3

申请日：2011-11-15

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/3247 ,  H01L21/046 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 一种制造MOSFET的方法，包括步骤：制备具有由碳化硅制成的外延生长层的衬底（8）；在具有外延生长层的衬底（8）上执行离子注入；在具有外延生长层并且在其上执行了离子注入的衬底（8）上，形成包括二氧化硅的保护膜（80）；并且在包含包括氧原子的气体的气氛中，将具有外延生长层并且其上形成了保护膜（80）的衬底（8）加热到至少1600℃的温度范围内。

公开(公告)号：CN102859660A

公开(公告)日：2013-01-02

申请号：CN201180018861.7

申请日：2011-11-07

Applicant: 住友电气工业株式会社

Inventor： 久保田良辅 ,  和田圭司 ,  增田健良 ,  盐见弘

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/268 ,  H01L29/1608 ,  H01L29/66068

Abstract: 制备具有表面的碳化硅衬底。通过执行通过表面到碳化硅衬底中的离子注入而形成杂质区（123至125）。执行用于活化杂质区的退火。退火包括：利用具有第一波长的第一激光照射碳化硅衬底的表面的步骤，以及利用具有第二波长的第二激光照射碳化硅衬底的表面的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数，第一消光系数与第一波长的比率大于5×105/m。第二消光系数与第二波长的比率小于5×105/m。因此可以减小在激光退火期间对碳化硅衬底表面的损伤。

公开(公告)号：CN102770960A

公开(公告)日：2012-11-07

申请号：CN201180010752.0

申请日：2011-10-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66734 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0623 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种MOSFET（1），配备有碳化硅衬底（10）、活性层（20）、栅氧化物膜（30）以及栅电极（40）。活性层（20）包括主体区（22），当对栅电极（40）施加电压时在接触栅氧化物膜（30）的区域形成反型层（29）。主体区具有：低浓度区（22B），其布置在形成有反型层（29）的区域并包含低浓度杂质；以及高浓度区（22A），其布置在形成有反型层（29）的区域、在反型层（29）中的载流子迁移方向上与低浓度区（22B）相邻，并包含浓度大于低浓度区（22B）的杂质。

公开(公告)号：CN102484126A

公开(公告)日：2012-05-30

申请号：CN201180003503.9

申请日：2011-02-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

Abstract: 所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和外围RESURF区(105)以及。外围RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

公开(公告)号：CN102257190A

公开(公告)日：2011-11-23

申请号：CN201080003672.8

申请日：2010-04-06

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  增田健良

IPC: C30B29/36 ,  C23C16/32 ,  C23C16/42 ,  C30B25/20 ,  H01L21/02 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/80 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/7802 ,  B24B7/17 ,  B24B7/228 ,  B24B37/08 ,  B24B37/10 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0465 ,  H01L29/02 ,  H01L29/045 ,  H01L29/063 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/812 ,  H01L29/8122 ,  H01L29/8128 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供了一种衬底、具有薄膜的衬底、用上述衬底形成的半导体器件以及制造所述半导体器件的方法，其中所述衬底实现了抑制由于衬底的弯曲而造成半导体器件加工精度的劣化。在衬底(1)中，主表面(1a)的直径为2英寸或更大，主表面(1a)弯曲度值为-40μm至-5μm，并且主表面(1a)的翘曲度值为5μm至40μm。优选衬底(1)的主表面(1a)的表面粗糙程度(Ra)的值为1nm或更小，并且优选主表面(1b)的表面粗糙程度(Ra)的值为100nm或更小。

公开(公告)号：CN101542739B

公开(公告)日：2011-03-23

申请号：CN200780043294.4

申请日：2007-11-16

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02639 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供了一种具有良好工作性能的碳化硅半导体装置及其制造方法。通过对提供在4H-SiC衬底(10)上的初始生长层(11)的表面进行Si膜覆盖的退火，从而形成扩大的台阶表面。然后在初始生长层(11)上外延生长新生长层(21)。在扩大的台阶表面上生长在低温稳定的多型体3C-SiC部(21a)，并且在其它区域上生长4H-SiC部(21b)。选择性地去除3C-SiC部(21a)同时使4H-SiC部(21b)保留不被去除，从而形成沟槽(Tr)。在沟槽(Tr)内形成UMOSFET栅电极(27)。可以将UMOSFET中的沟道区调节为低指数面，并且可以实现具有高沟道迁移率级和良好工作性能的碳化硅半导体器件。

公开(公告)号：CN101542739A

公开(公告)日：2009-09-23

申请号：CN200780043294.4

申请日：2007-11-16

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02639 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供了一种具有良好工作性能的碳化硅半导体装置及其制造方法。通过对提供在4H－SiC衬底(10)上的初始生长层(11)的表面进行Si膜覆盖的退火，从而形成扩大的台阶表面。然后在初始生长层(11)上外延生长新生长层(21)。在扩大的台阶表面上生长在低温稳定的多型体3C－SiC部(21a)，并且在其它区域上生长4H－SiC部(21b)。选择性地去除3C－SiC部(21a)同时使4H－SiC部(21b)保留不被去除，从而形成沟槽(Tr)。在沟槽(Tr)内形成UMOSFET栅电极(27)。可以将UMOSFET中的沟道区调节为低指数面，并且可以实现具有高沟道迁移率级和良好工作性能的碳化硅半导体器件。

公开(公告)号：CN101512739A

公开(公告)日：2009-08-19

申请号：CN200780032993.9

申请日：2007-09-21

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  并川靖生

IPC: H01L21/337 ,  H01L29/417 ,  H01L29/808

CPC classification number: H01L29/808 ,  H01L21/048 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66901

Abstract: 在p－外延层(3)上，依次形成n型外延层(4)和栅极区域(5)。栅极电极(12a)电连接至栅极区域(5)，并且源极电极(12b)和漏极电极(12c)用夹在它们之间的栅极电极(12a)而彼此分隔开。控制电极(12d)用于给p－外延层(3)施加使p－外延层(3)和n型外延层(4)在截止操作时处于反向偏置状态的电压。

公开(公告)号：CN101336484A

公开(公告)日：2008-12-31

申请号：CN200680051916.3

申请日：2006-10-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  松川真治

IPC: H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: C23C16/325 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/66068 ,  H01L29/78

Abstract: MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面，该刻面的一个周期的长度是100nm或以上，并且该刻面被用作沟道(16)。此外，MOSFET(30)的制造方法包括：形成SiC膜(11)的步骤；在SiC膜(11)的表面上提供Si的状态下热处理SiC膜(11)的热处理步骤；以及将通过热处理步骤在SiC膜(11)的表面上获得的刻面形成为沟道(16)的步骤。由此，能够充分地提高性能。