-
公开(公告)号：CN105630733A
公开(公告)日：2016-06-01
申请号：CN201510983391.8
申请日：2015-12-24
Applicant: 中国科学院计算技术研究所
IPC: G06F15/173
CPC classification number: G06F15/173 , G06F15/17306
Abstract: 本发明提出分形树中向量数据回传处理单元的装置、方法、控制装置及智能芯片，该装置包括一中心节点，接收叶子节点回传的向量数据；多个叶子节点，对向量数据进行计算与移位；转发器模块，包括局部缓存结构与数据处理部件；将所述多个叶子节点分为N组，每组中叶子节点的个数相同，所述中心节点通过所述转发器模块单独与每一组叶子节点进行通信连接，每组叶子节点构成的通信结构具有自相似性，所述多个叶子节点与所述中心节点通过多层所述转发器模块以完全M叉树方式进行通信连接，每个叶子节点包括设置位，如果所述设置位要求叶子节点中的向量数据进行移位，则叶子节点将预设带宽位的向量数据移至相应位置，否则叶子节点将向量数据回传给中心节点。
-
公开(公告)号：CN105489240A
公开(公告)日：2016-04-13
申请号：CN201510857644.7
申请日：2015-11-30
Applicant: 中国科学院计算技术研究所
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C11/40611
Abstract: 本发明公开了一种用于DRAM或eDRAM刷新的装置及其方法，该方法包括：步骤一，存储控制装置接收读写请求，并根据刷新控制装置的输出决定向存储装置发送读写请求或刷新请求；步骤二，刷新控制装置控制生成刷新信号，并根据所述存储控制装置的输出来记录刷新是否被延迟。本发明能够减少读写与刷新之间的冲突，达到增加DRAM或者eDRAM性能的效果。
-
公开(公告)号：CN105468335A
公开(公告)日：2016-04-06
申请号：CN201510825061.6
申请日：2015-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
CPC classification number: G06F9/38
Abstract: 本发明公开一种流水级运算装置、数据处理方法及片上网络芯片，所述流水级运算装置包括三个流水级模块，其中，第一流水级模块对来自所述第一输入缓存寄存器模块的数据及其最大值索引进行向量加法或减法运算，第二流水级模块对输入数据进行导数值的求解以及激活函数的求解，第三流水级模块对输入数据进行乘法与加法的操作；所述装置根据程序指令所指定的运算操作选择性地执行第一、第二、和第三流水级模块中的运算处理中的任一运算处理或它们之中任意两者或三者的组合的运算处理，并由所述第三缓存寄存器输出最终运算结果。由此，提高芯片的工作效率以及高数据吞吐量以使芯片达到最佳的运算性能。
-
公开(公告)号：CN103365731A
公开(公告)日：2013-10-23
申请号：CN201310267669.2
申请日：2013-06-28
Applicant: 中国科学院计算技术研究所
IPC: G06F11/00
Abstract: 本发明公开了一种降低处理器软错误率的方法和系统。包括：预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；统计特征获取步骤，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；最佳配置预测步骤，将获取的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。本发明通过动态调节处理器部件配置，实现低开销地降低处理器软错误率的目的。
-
公开(公告)号：CN101446931B
公开(公告)日：2010-12-08
申请号：CN200810239202.6
申请日：2008-12-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种实现输入输出数据一致性的系统及方法，所述系统包括处理器、用于发起IO请求的IO模块，DMA模块和二级缓冲模块，所述DMA模块，用于将多缓冲行的所述IO请求，拆分为多个单缓冲行请求，将所述单缓冲行请求传递给所述二级缓冲模块；在接收到所述二级缓冲模块的应答后，依据所述应答进行操作，收集到所述IO请求的所有单缓冲行请求对应的应答后，向所述IO模块返回应答；所述二级缓冲模块，用于接收所述单缓冲行请求，以一个缓冲行为单位进行数据一致性维护，并依据所述单缓冲行请求进行操作，向所述DMA模块返回应答。本发明能够简洁高效的实现数据一致性。
-
Patent Agency Ranking
公开(公告)号：CN101441600A
公开(公告)日：2009-05-27
申请号：CN200810241076.8
申请日：2008-12-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种微处理器验证中快速换页的装置和方法。该装置包括：随机指令控制模块，用于读入验证微处理器的指令和数据，以及指令和数据的虚页号；为每个虚页号分配物理页号，生成页表；根据页表将指令和数据写入到内存模块中；接收微处理器输出的缺页例外信号；将虚页号、物理页号以及缺页例外信号组合成符合TLB格式的数据，随机写入被验证的微处理器；被验证的微处理器，用于从内存模块中取指令和数据执行，并将缺页例外信号输入到随机指令控制模块；内存模块，用于存储验证微处理器的指令和数据。本发明减少了验证中重复执行的无效指令，提高了效率。
-
公开(公告)号：CN101430739A
公开(公告)日：2009-05-13
申请号：CN200810239009.2
申请日：2008-12-04
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种集成芯片参数配置的系统及方法，系统包括一个主控模块和多个终端模块，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。本发明能够减少走线的数量，缓解对片上布线的压力，同时对配置总线采用了可以缓冲传送的技术，避免了长距离走线带来的主频制约。
-
公开(公告)号：CN119623543A
公开(公告)日：2025-03-14
申请号：CN202411778782.1
申请日：2024-12-05
Applicant: 中国科学院计算技术研究所
Abstract: 本申请公开了一种基于权值拓扑连接的大模型计算装置，计算装置包括：多个基于权值拓扑连接的硬件神经元HN模块，针对用户输入语句生成的多维向量，HN模块采用基于权值拓扑连接方式完成权重值矩阵乘法运算；其中，基于权值拓扑连接为将矩阵的权重值通过HN模块电路的连线方式表示。本发明提出了一种基于权值拓扑连接的高效大模型计算装置HN(Hard Neural)，无需存储单元，以组合逻辑的拓扑连接完成权值数值运算。
-
公开(公告)号：CN119622156A
公开(公告)日：2025-03-14
申请号：CN202411792329.6
申请日：2024-12-06
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种基于大语言模型的旋转位置编码的编码方法，包括：通过预定的迭代计算公式对三角函数进行迭代计算，通过上一轮三角函数值得到本轮三角函数值；获取至少一个输入向量，将所述输入向量和所述本轮三角函数值进行逐元素乘加运算，得到旋转位置编码的向量编码。本发明还提供一种基于大语言模型的旋转位置编码的编码装置、存储介质及电子设备。借此，本发明实现顾计算精度、计算效率与硬件开销的平衡，并显著降低片上存储需求，从而为大语言模型的加速提供有力支持。
-
公开(公告)号：CN119166163A
公开(公告)日：2024-12-20
申请号：CN202411333348.2
申请日：2024-09-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种跨平台程序转译方法和装置，包括：获取用于在源平台运行的源程序，通过大语言模型将源程序中并行内置变量转换为基于循环指令的串行程序，根据目标平台深度学习加速器的硬件性能，将该串行程序进行循环分割并通过目标平台的内置并行变量绑定到目标平台，得到输入代码；检查该输入代码的存储使用情况，并根据预设的存储层次来对该输入代码的存储进行装饰，得到输入程序；将该输入程序中存在的张量运算还原成标量计算，使用该目标平台的张量运算指令重新表达该标量计算，得到用于在该目标平台运行的目的程序，该目标平台的深度学习加速器运行该目的程序，得到运行结果。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.034 seconds)
