-
公开(公告)号：CN101950367A
公开(公告)日：2011-01-19
申请号：CN201010255378.8
申请日：2010-08-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种引入代理装置的RFID系统及其双向认证方法。所述RFID系统，包括：后台控制端、读卡器、代理装置和电子标签，其中，代理装置包括：收发模块，用于向所述读卡器和电子标签收发数据；随机数生成模块，用于生成随机数RP，并发送给加密模块；加密模块，用于对随机数与接收到读卡器生成的随机数以及电子标签的标识符进行加密运算；更新模块，用于对所述电子标签的标识符执行更新操作；存储模块，用于存储序列 及随机数；解密模块，用于对收到的密文进行解密。
-
公开(公告)号：CN101852839A
公开(公告)日：2010-10-06
申请号：CN201010181640.9
申请日：2010-05-19
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明涉及老化预测和超速时延测试双功能的系统和方法，系统包括：时钟信号生成模块，用于根据第一控制向量生成可编程时钟信号，根据第二控制向量生成多个测试时钟信号；工作模式及时钟选择模块，用于根据控制信号确定系统的工作模式，并在可编程时钟信号、系统功能时钟信号和测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；工作模式包括，正常工作模式，老化预测模式，以及超速时延测试模式；电路响应捕获模块，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号。本发明能够进行超速时延测试和在线电路老化预测。
-
公开(公告)号：CN101794330A
公开(公告)日：2010-08-04
申请号：CN200910244172.2
申请日：2009-12-30
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及集成电路验证方法及其系统，方法包括：步骤1，抽象引擎对待验证的集成电路进行抽象，生成对应的抽象模型，进行形式化计算；步骤2，激励生成引擎初始化根据待检测的集成电路的规范建立的马尔可夫模型；步骤3，激励生成引擎由马尔可夫模型生成激励，将激励输入仿真器，仿真器对待检测的集成电路进行仿真；步骤4，激励生成引擎依据形式化信息比较本周期仿真结果和上周期仿真获得的仿真结果，如果本周期仿真结果更接近目标状态，则调整马尔可夫模型中参数；步骤5，如果待检测的集成电路未达到目标状态并且仿真次数未超过预设次数，则执行步骤3；否则，终止仿真，并报告成功或者运行超时。本发明能够降低计算成本，提高检测效率。
-
公开(公告)号：CN101764125A
公开(公告)日：2010-06-30
申请号：CN201010033983.0
申请日：2010-01-07
Applicant: 中国科学院计算技术研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及一种超速时延测试系统和方法，系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生成测试时钟，将所述测试时钟输入所述时钟信号选择器；所述测试时钟包含加载边缘和捕获边缘，所述加载边缘和所述捕获边缘的时延差代表超速测试时的时钟周期。所述时钟信号选择器，根据选择信号和全局扫描使能信号，从所述测试时钟、被测电路的工作时钟、和扫描时钟中选择，将选择的时钟输入被测电路时钟树上，用于支持完成所期望的时延测试。本发明通过在片内生成频率可编程的测试时钟，能够有效检测被测电路中的小时延缺陷。
-
公开(公告)号：CN101706554A
公开(公告)日：2010-05-12
申请号：CN200910236849.8
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤：对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，得到精简后的故障全集；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；计算电路中通用扫描触发器的0(1)可控度；根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，从而在限定的增强型扫描触发器数量下，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。
-
Patent Agency Ranking
公开(公告)号：CN100592308C
公开(公告)日：2010-02-24
申请号：CN200810057534.2
申请日：2008-02-02
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种可靠片上总线的设计方法和系统及其工作方法。一种可靠片上总线的设计方法，是利用群码的校验矩阵从串扰避免编码码字集合中选择具备纠错能力的子集合，构成具备纠错能力的串扰避免编码码字集合，应用于片上总线的电路设计，其包括下列步骤：根据串扰避免编码的规则生成码字集合；根据要求，推导群码的校验矩阵的属性；对满足属性的所有校验矩阵进行优化，获得最佳校验矩阵，以产生具备纠错能力的串扰避免编码码字集合。其能够在不引入二次串扰的前提下，以较小的布线开销和功耗开销，保证总线避免串扰时延的影响，并且可以纠正总线上由于噪声导致的信号翻转。
-
公开(公告)号：CN101634699A
公开(公告)日：2010-01-27
申请号：CN200810247442.0
申请日：2008-12-31
Applicant: 中国科学院计算技术研究所
IPC: G01S5/02
Abstract: 本发明提供了在传感器网络中的定位方法和定位装置，该方法包括如下步骤：步骤S101：目标发射信号；步骤S102：传感器接收信号，汇聚接收到信号的传感器的位置信息；步骤S103：根据所汇聚的所述位置信息，计算所有位置信息所确定的最小包含圆，将该最小包含圆的圆心作为目标定位结果。本发明能克服由于参考节点分布不均匀给定位精度带来的影响。
-
公开(公告)号：CN100505688C
公开(公告)日：2009-06-24
申请号：CN200510124024.9
申请日：2005-11-23
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明公开了一种用于网络处理器的差额权重排队调度方法，包括：根据各个队列的首帧长度、每个队列的传输带宽比以及上次调度的结果，计算等待调度的各个队列的优先级；根据优先级，从候选队列中选择调度对象；发送调度结果，并将发送帧从队列中删除，然后重复上述操作进行下一次调度。本发明还公开了一种差额权重排队调度装置，包括：优先级缓冲寄存器、队列发送控制装置、优先级计算装置、队列选择仲裁装置。本发明的优点在于：具有较好的公平性；可抑制网络的突发传输现象的发生；具有较低的工作复杂度。
-
公开(公告)号：CN101335606A
公开(公告)日：2008-12-31
申请号：CN200810117249.5
申请日：2008-07-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种高可靠片上网络路由器系统及其设计方法。高可靠片上网络路由器系统的设计方法，包括步骤：设计基于虫洞路由交换方式和轮换路由选择方式的路由器软核；对指定宽度的数据设计相应的SCAC编码电路和SCAC译码电路、SCAC纠错电路，并将所述SCAC纠错电路加入所述路由器，将所述SCAC编码电路和SCAC译码电路与所述路由器连接，形成路由器系统的框架；对所述路由器系统的框架设计SCAC－TMR容错方案，实现高可靠片上网络路由器系统；验证所述高可靠片上网络路由器系统的功能，并评估其性能。本发明能够减少片上网络的面积和功耗开销，确保片上网络可靠地传输数据，避免导致较大时延的信号跳变出现在通道上，更加适用于未来的容错多核处理器设计。
-
公开(公告)号：CN101329918A
公开(公告)日：2008-12-24
申请号：CN200810117443.3
申请日：2008-07-30
Applicant: 中国科学院计算技术研究所
IPC: G11C29/44
Abstract: 本发明提供一种存储器内建自修复系统，包括内建自测试电路、内建自诊断电路、内建自修复电路和冗余行/列；其特征在于，所述内建自修复电路包括字修复电路，所述字修复电路含有冗余内容可寻址存储器，所述冗余内容可寻址存储器专用于修复主存储器的单元故障；所述冗余行/列专用于修复主存储器的译码故障。本发明还提供了相应的内建自修复方法。本发明的优势包括：细化了冗余资源的粒度，提高了存储器冗余资源的利用率；通过避免访问存在缺陷的故障单元，提高存储器修复后的可靠性；并且故障诊断和冗余分配算法简单易实现；充分利用冗余资源，具有更好的修复效果。
-
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.036 seconds)
