-
公开(公告)号：CN102324434A
公开(公告)日：2012-01-18
申请号：CN201110314591.6
申请日：2011-10-17
Applicant: 北京大学
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 一种肖特基势垒MOS晶体管，包括一个环状栅电极(3)，一个环状栅介质层(2)，环状栅电极侧墙(4)，一个半导体衬底，一个源区(5)，一个环状漏区(6)，其特征是，所述半导体衬底具有有凸起台阶结构；源区位于凸起台阶较高的平面上，环状漏区环绕凸起台阶并位于较低的平面上，栅介质层和栅电极位于凸起台阶的拐角处并围绕住台阶凸起呈环状，栅电极侧墙呈环状围在栅电极外侧并有一定厚度，以作为掩蔽形成漏端的underlap结构。该器件结构采用了台阶结构结合环形栅结构以及不对称源/漏结构，在继承传统SB-MOSFET的优点的基础上，提高了开态导通电流，抑制了双极效应，并且简化了工艺。
-
公开(公告)号：CN102194884A
公开(公告)日：2011-09-21
申请号：CN201110105079.0
申请日：2011-04-26
Applicant: 北京大学
Abstract: 本发明公布了一种混合导通机制的场效应晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该混合导通机制场效应晶体管包括源极、漏极、沟道区以及控制栅，其中源极包含隧穿源极与扩散源极两个部分。对于N型器件来说，源区包含P型的隧穿源极，该区域结深较浅。以及N型的扩散源极，该区域结深较深。而对于P型器件来说，源区包含N型浅的隧穿源极以及P型深的扩散源极。隧穿源极与扩散源极同时都在源电极进行电位引出。漏极的掺杂类型与源端扩散源极相同，衬底的掺杂类型要与隧穿源极掺杂类型相同。与现有的TFET相比，本发明可以有效提高器件的导通电流，提高器件的驱动能力。
-
公开(公告)号：CN102117835A
公开(公告)日：2011-07-06
申请号：CN201110021582.8
申请日：2011-01-19
Applicant: 北京大学
IPC: H01L29/78 , H01L29/49 , H01L21/336
CPC classification number: H01L29/435 , H01L29/4966 , H01L29/66575 , H01L29/78 , H01L29/788
Abstract: 本发明提供了一种具有超陡亚阈值斜率的阻变场效应晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该阻变场效应晶体管包括一个控制栅电极层、一个栅介质层、一个半导体衬底、一个源掺杂区和一个漏掺杂区，控制栅采用栅叠层结构，其依次为底层——底电极层，中间层——阻变材料层和顶层——顶电极层。本发明与现有的突破传统亚阈值斜率极限的方法相比，该器件有较大的导通电流、较低的工作电压以及较好的亚阈特性。
-
公开(公告)号：CN102117833A
公开(公告)日：2011-07-06
申请号：CN201110021444.X
申请日：2011-01-19
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/4238 , H01L29/7839
Abstract: 本发明提供了一种结合肖特基势垒和梳状栅结构的复合源MOS晶体管及其制作方法。该复合源MOS晶体管包括一个控制栅电极层、一个栅介质层、一个半导体衬底、一个高掺杂源区和一个高掺杂漏区，在高掺杂源区远离沟道方向的一侧连接一个肖特基源区，控制栅的一端向高掺杂源区延展，延展出来的栅区为延展栅，呈梳齿状，原控制栅区为主栅，在延展栅覆盖下的有源区同样是沟道区，材料为衬底材料，高掺杂源区由半导体高掺杂形成，位于延展栅的每个梳齿两侧，在肖特基源区和延展栅下的沟道处形成肖特基结。本发明与现有的MOSFET相比，在同样的工艺条件，同样的有源区尺寸下可以得到更高的导通电流、更低的泄漏电流以及更陡直的亚阈值斜率。
-
公开(公告)号：CN113962373B
公开(公告)日：2024-10-25
申请号：CN202111385646.2
申请日：2021-11-22
Applicant: 北京大学
Abstract: 本发明提出了一种实现兼具突触和神经元功能的神经形态器件的方法，属于神经形态计算中神经形态器件技术领域。本发明将金属层‑铁电层‑金属层的底电极与N型MOSFET栅端串接构成铁电神经形态器件，调节铁电层面积大于NMOS栅面积，增大退极化场以获得极化背翻转短时弛豫特性，和宽的矫顽场分布的铁电畴以保证器件的长时间弛豫特性，从而实现神经形态器件兼具突触和神经元功能。采用本发明可以显著降低硬件开销，且具有CMOS工艺兼容性，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
Patent Agency Ranking
公开(公告)号：CN118466689A
公开(公告)日：2024-08-09
申请号：CN202410535257.0
申请日：2024-04-30
Applicant: 北京大学
IPC: G06F1/03 , G06F1/3234 , G06F15/78 , G11C11/22
Abstract: 本发明公开一种基于铁电场效应晶体管的非易失性查找表架构，属于新型存储与计算技术领域。本发明基于FeFET的nvLUT架构，可以在FeFET阵列内部同时实现多个nvLUT，仅需要一个阵列共享的输入译码器，不需要多个MUX，降低了硬件开销，并且消除了计算路径中的MUX，使得nvLUT的速度进一步提升。
-
公开(公告)号：CN118395202A
公开(公告)日：2024-07-26
申请号：CN202410535256.6
申请日：2024-04-30
Applicant: 北京大学
Abstract: 本发明公开一种基于温度计编码内容可寻址存储器实现曼哈顿距离度量的方法，属于新型存储与计算技术领域。本发明基于常规NOR类型的CAM阵列，采用温度计编码，只需根据实际问题中特征位数调整编码的entry长度，可以实现具有任意位数特征的曼哈顿距离的度量，并且当问题特征的状态数为1位时，可以同时实现汉明距离的度量，不需要改变CAM的电路结构，进一步扩展了CAM的应用场景。
-
公开(公告)号：CN118335141A
公开(公告)日：2024-07-12
申请号：CN202410489048.7
申请日：2024-04-23
Applicant: 北京大学
Abstract: 本发明公开一种基于铁电场效应晶体管可编程反相器的施密特触发器，属于新型存储与计算技术领域。本发明施密特触发器FE‑ST可以实现尹辛机中具有不同连接度自旋的更新以及可控退火过程，利用铁电极化实现不同参考值的产生，同时利用FE‑ST的可调控回滞窗口结合系统的本征噪声实现可控退火，提高了尹辛机的求解能效。且本发明仅需要6个晶体管和一个电阻，相较于传统引入外部可控可调随机源进行模拟退火的方式显著降低了硬件开销。
-
公开(公告)号：CN113903378B
公开(公告)日：2024-05-24
申请号：CN202111219144.2
申请日：2021-10-20
Applicant: 北京大学
Abstract: 本发明提出了一种基于铁电晶体管的延时调制方法，属于神经网络加速器领域。该方法构建延时调制单元电路包括铁电晶体管、N型MOSFET和P型MOSFET构成的反相器结构；其中，FeFET的漏端连接于反相器中NMOS的源端，FeFET的源端连接于GND；在编程操作时，FeFET栅端接收高于铁电层矫顽电压的编程电压脉冲，铁电极化翻转调节器件阈值电压，实现权重编程；在局域乘计算操作时，FeFET栅端偏置在代表神经网络的输入的非破坏性读模式的电压，初始计算脉冲作用在延时调制单元的反相器的输入端，输出脉冲相对于输入脉冲的延时时间即为局域乘法计算的结果。本发明可以显著降低硬件开销，有利于大规模的时间域神经网络加速器芯片实现。
-
公开(公告)号：CN117558312A
公开(公告)日：2024-02-13
申请号：CN202311533540.1
申请日：2023-11-17
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明公开了一种铁电随机存取存储器阵列及其控制方法，属于半导体存储器技术领域。该阵列由铁电随机存取存储器单元重复排列构成，存储器单元包括一个铪基铁电电容作为铁电存储单元和一个P型MOSFET器件作为该铁电存储单元的选择管，该P型MOSFET器件包括一个源电极、一个漏电极、一个栅电极和一个体电极，阵列中同一行的存储器单元共用一条字线和一条板线，同一列的存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。其控制方法包括保持、写0、写1、读取和重写步骤，使铁电存储器的操作电压是P型MOSFET器件电源电压的两倍，使选择管不再限制铁电存储器单元的尺寸微缩。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.019 seconds)
