一种实现间接转移关联软件预测的方法及装置

    公开(公告)号:CN106843812A

    公开(公告)日:2017-06-13

    申请号:CN201611208034.5

    申请日:2016-12-23

    CPC classification number: G06F9/3808 G06F9/3836

    Abstract: 本发明公开了一种实现间接转移关联软件预测的方法及装置,包括:对每条间接转移指令进行软件预测,确定该间接转移指令为难预测的热点间接转移指令后,对该指令的控制流图进行宽度遍历,获取到达该指令的路径;当获取到达该指令的路径满足预设的路径数时,为到达该指令的每一路径复制相应的代码副本;为每一代码副本在预测槽中填入相应的预测目标,以形成相应的软件预测链。本发明通过对间接转移指令进行代码复制,设置多个代码副本,为每一代码副本建立相应的软件预测链,并使不同路径的程序控制流进入到不同的代码副本,实现了低开销、高预测准确率的预测过程,实现了无需改造平台硬件,就降低了处理间接转移指令所需的开销,改善了系统性能。

    一种访存指令的执行方法
    102.
    发明授权

    公开(公告)号:CN103019945B

    公开(公告)日:2016-08-17

    申请号:CN201210488813.0

    申请日:2012-11-26

    Inventor: 程旭

    Abstract: 本发明披露了一种访存指令的执行方法,包括:访存指令在前端乱序执行阶段用访存数据前递装置记录写指令包括的年龄信息及数据,并在执行读指令时,通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据。本发明在读指令重执行及过滤的基础上提供了地址标识技术这一新机制,并采用实现读指令重执行的过滤装置,实现推测式的快速访存相关检测,同时采用读指令重执行技术实现访存相关违例检测,通过快速的推测式访存数据前递来减少读指令的执行延迟,从而大大优化读指令执行性能。

    一种对显示数据进行压缩和解压缩的方法

    公开(公告)号:CN104952088A

    公开(公告)日:2015-09-30

    申请号:CN201510270558.6

    申请日:2015-05-25

    Inventor: 程旭 刘锋 马丽娜

    Abstract: 本发明涉及一种对显示数据进行压缩和解压缩的方法,包括当未压缩显存中的图像数据被更新后,由CPU计算出被更新数据在未压缩显存中所处的行地址,从未压缩显存中取出该行数据进行压缩,并存储到压缩显存中该行对应的存储地址中;当显存数据更新速率较快时,CPU停止对原始显存中更新数据的压缩,并通过对显示控制器寄存器的配置使显示控制器在下一帧开始从未压缩显存中读取数据等步骤。本发明能够通过对显存数据进行压缩和解压缩,降低在对高分辨率显示过程中对总线带宽的占用,以提高系统性能。

    一种实现读指令执行的方法及装置

    公开(公告)号:CN102364431B

    公开(公告)日:2014-09-10

    申请号:CN201110321857.X

    申请日:2011-10-20

    Abstract: 本发明披露了实现读指令执行的方法及装置,其中方法包括:在写指令的执行阶段,采用多路组相联的活跃写指令窗口的组内相应的路记录写指令的信息,并将该组的所有路中最旧的写指令记录替换出。在写指令进入过滤流水级时,采用多路组相联的写指令序列Bloom过滤器中相应的组内相应的路记录写指令的信息,并将该组的所有路中最旧的写指令记录替换出。本发明可实现大范围的推测式访存数据前递来减少读指令的执行延迟,从而可有效地提高处理器读指令执行的性能。

    一种实现主芯片与扩展芯片通信的系统及方法

    公开(公告)号:CN102508808B

    公开(公告)日:2014-07-16

    申请号:CN201110360154.8

    申请日:2011-11-14

    CPC classification number: Y02D10/14 Y02D10/151

    Abstract: 本发明披露了一种实现主芯片与扩展芯片通信的系统及方法,其中系统包括通过数据通路连接的:主芯片装置和扩展芯片装置通过协议桥模块1将主芯片总线传输的数据转换成数据通路协议的包由数据通路输出,和/或将由数据通路传输的外部的包解析成主芯片总线格式的数据传输给处于第一纳米工艺的主芯片;扩展芯片装置通过协议桥模块2将扩展芯片总线传输的数据转换成数据通路协议的包由数据通路输出,和/或将由数据通路传输的外部的包解析成扩展芯片总线格式的数据传输给处于第二纳米工艺的扩展芯片。本发明实现了主、扩展芯片的灵活配置,从而降低芯片的生产成本及功耗。

    实现现代处理器间接转移预测的装置及方法

    公开(公告)号:CN102306094B

    公开(公告)日:2014-03-26

    申请号:CN201110235512.2

    申请日:2011-08-16

    Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:分支方向预测器根据定义的多个子预测器预测的间接转移方向生成目标指针;目标地址映射装置将分支方向预测器生成的目标指针映射为索引分支目标缓冲器的虚拟地址;以及分支目标缓冲器为间接转移指令分配目标地址项和分配项,其中,目标地址项通过虚拟地址索引;分配项记录每一间接转移指令目标地址项的使用情况,通过程序计数器的值索引。本发明在不需要大容量存储结构支持的基础上,能够以与已有的间接转移预测技术类似的时间代价,换取同时提高预测准确率和处理器能效的效果。

    实现现代处理器间接转移预测的装置及方法

    公开(公告)号:CN102306093B

    公开(公告)日:2014-03-05

    申请号:CN201110221833.7

    申请日:2011-08-04

    Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:方向预测器在预测间接转移指令方向的同时选择模式历史记录的第一次访问索引和第二次访问索引,并通过该模式历史记录生成及输出相应的组-路指针;组-路指针寄存器保存模式历史记录输出的组-路指针;以及分支目标缓冲器建立子块和分配项,其中,子块为每一间接转移指令分配通过组-路指针索引的目标地址项;分配项用于记录每一间接转移指令目标地址项的使用情况。本发明在不需要大容量存储结构支持的基础上,可取得与直接地址预测相类似的预测效果,由此可提高处理器的能效性。

    实现值关联间接跳转预测的装置

    公开(公告)号:CN102156635B

    公开(公告)日:2014-01-15

    申请号:CN201110100718.4

    申请日:2011-04-21

    Abstract: 本发明披露了实现值关联间接跳转预测的装置,其中处理器预测间接跳转指令的装置包括:指令取指模块将在取指时刻接收的引导指令输出给引导指令发射模块;引导指令发射模块在引导指令的发射阶段根据该引导指令从寄存器堆读取收集间接跳转指令的关联数据值,并存放在关联数据值缓冲区;关联数据值缓冲区通过关联值域存放引导指令发射模块收集的关联数据值;寄存器堆通过多个寄存器存放接跳转指令对应的关联数据值;目标地址缓冲区据间接跳转指令的PC值和关联数据值存放间接跳转指令的目标地址。本发明提高了间接跳转指令的预测准确率及处理器应用整体的系统性能。

Patent Agency Ranking