-
公开(公告)号：CN114781628A
公开(公告)日：2022-07-22
申请号：CN202210325808.1
申请日：2022-03-29
Applicant: 清华大学
Abstract: 本申请公开了一种基于忆阻器噪声的数据增强方法、装置、电子设备及介质，其中，方法包括：确定表征输入数据与输出数据之间关系的映射关系；基于映射关系，将映射关系对应的映射网络映射至目标忆阻器阵列；以及将输入数据输入至映射后的目标忆阻器阵列，并在目标忆阻器阵列施加随机噪声后，得到数据增强后的输出数据。本申请实施例利用忆阻器的随机噪声进行数据增强，增强的数据具有多样性和随机性，解决了相关技术中离线数据增强的方式适用的数据集较小，在线数据增强的方式耗时长，效率低，并且数据增强方式单一的问题。
-
公开(公告)号：CN114614865A
公开(公告)日：2022-06-10
申请号：CN202210220708.2
申请日：2022-03-08
Applicant: 清华大学
IPC: H04B7/0456 , H04B7/0452 , G11C13/00 , G06N3/08
Abstract: 一种基于忆阻器阵列的预编码装置和信号处理方法，该预编码装置包括预编码单元和处理单元，预编码单元包括忆阻器阵列，预编码单元被配置为接收信道状态信息，利用忆阻器阵列对信道状态信息进行编码，得到预编码矩阵，处理单元被配置为接收预编码矩阵，并根据预编码矩阵对待编码信号进行处理。该预编码装置利用忆阻器阵列代替现场可编程门阵列等计算单元，可以突破冯诺依曼架构的瓶颈，进一步加速预编码技术，并且具有低功耗的特点。
-
公开(公告)号：CN114492773A
公开(公告)日：2022-05-13
申请号：CN202111601714.4
申请日：2021-12-24
Applicant: 北京超弦存储器研究院 , 清华大学
Abstract: 本申请涉及神经网络计算技术领域，特别涉及一种神经网络批标准化层硬件实现方法、装置、设备及介质，其中，方法包括：将神经网络的权重参数以电导形式存储至忆阻器阵列中；基于上一个卷积层的卷积结果，根据忆阻器阵列的每根源线流经的实际电流得到对应量化结果；将量化结果送入至下一个卷积层，以进行卷积层计算。由此，采用基于忆阻器阵列实现存算一体任务中常用的ADC模块，实现了BN层计算，以及激活函数模块，节约了处理器进行BN层计算的额外的开销，提升系统能效。
-
-
公开(公告)号：CN113438171A
公开(公告)日：2021-09-24
申请号：CN202110497911.X
申请日：2021-05-08
Applicant: 清华大学
IPC: H04L12/747 , H04L12/751
Abstract: 本发明属于集成电路技术领域，尤其涉及一种低功耗存算一体系统的多芯片连接方法。本方法利用片上互联网络和PCIe通信协议，对存算一体芯片的片间互联进行高效、低功耗设计，优化了芯片间交互的事务布置和封包效率，同时对路由节点内部跳转通过裁切方式简化了路径选择，大大降低网络的死锁概率。该发明相较传统方案不仅硬件开销大大降低，传输效率也明显提升，而且解决了未来存算一体芯片系统在处理复杂神经网络算法硬件映射过程中的片间高效互联问题，本发明方法相对于传统方案，在低功耗、通用性方面均有明显提升。
-
Patent Agency Ranking
公开(公告)号：CN112863574A
公开(公告)日：2021-05-28
申请号：CN202110175058.X
申请日：2021-02-09
Applicant: 清华大学
IPC: G11C13/00
Abstract: 本公开提供一种电子装置及其操作方法，该装置包括多个第一阻变存储器单元和第一控制电路，第一控制电路被配置为：根据第一设定初始化值对每个第一阻变存储器单元进行第一初始化操作得到第一初始化电阻值；将每个第一初始化电阻值与选择的参考阻值进行比较；若当前被比较的第一阻变存储器单元的第一初始化电阻值小于等于参考阻值时，根据第二设定初始化值对该第一阻变存储器单元进行第二初始化操作，使其减小至第二初始化电阻值，反之，不对其进行第二初始化操作，以用于形成物理不可克隆函数数据，第一设定初始化值大于第二设定初始化值。该装置利用不同的初始化操作可有效形成物理不可克隆函数数据，还有利于后续数据有效隐藏和恢复的实现。
-
公开(公告)号：CN112767993A
公开(公告)日：2021-05-07
申请号：CN202110236549.0
申请日：2021-03-03
Applicant: 清华大学
Abstract: 本公开提供一种测试方法以及测试系统，该方法包括：根据待测对象，提供指令，其中，待测对象包括以下任一种：存算一体芯片包括的存储器阵列、存算一体芯片包括的具有用于存算一体操作的部分功能的存算一体计算单元、包括互联的多个存算一体芯片的存算一体芯片集；获取指令并对指令进行解析得到主控信号；基于主控信号，控制待测对象中的存储器阵列存储矩阵数据以及获取测试用的数字信号输入数据，并控制实现基于模拟信号的运算过程，得到测试用的运算结果；将运算结果与目标结果进行比较得到测试结果。该测试方法可对存算一体芯片各部分是否能正常工作及其性能进行充分地评估，实现对于存算一体芯片的快速研发与测试需求。
-
公开(公告)号：CN112488308A
公开(公告)日：2021-03-12
申请号：CN202011501064.1
申请日：2020-12-18
Applicant: 清华大学
IPC: G06N3/063
Abstract: 本发明提出的一种基于动态忆阻器的储备池计算系统，包括：时分复用模块，包括多个并行的掩膜单元，根据不同的掩模信号以各掩模信号为载波对输入信号的振幅进行调制得到多个不同的振幅的电压信号；储备池模块，包括多个储备池单元，均分别包括相连接的动态忆阻器和负载电阻，通过动态忆阻器对来自掩模单元的电压信号进行非线性变换得到电流信号，负载电阻将该电流信号转换成电压信号后输出；乘加模块，采用非挥发性忆阻器阵列，将来自储备池模块的多个电压信号与非挥发性忆阻器的电导值进行乘加运算得到对应的多个电流信号后输出，各非挥发性忆阻器的电导值与储备电池系统输出的权重值相对应。本发明提高了储备电池系统的工作效率同时降低了功耗。
-
公开(公告)号：CN112215855A
公开(公告)日：2021-01-12
申请号：CN202011124134.6
申请日：2020-10-20
Applicant: 清华大学
Abstract: 一种基于忆阻器阵列实现图像连通区域判断的方法、电子装置。该基于忆阻器阵列实现图像连通区域判断的方法包括：获取待处理图像；将待处理图像中的每个像素点的值映射至忆阻器阵列对应的忆阻器单元；依次遍历待处理图像的所有像素点，且在遍历待处理图像的过程中，将每个被选择的像素点及与被选择的像素点在多个连通域检测方向上满足相邻关系的多个相邻像素点通过忆阻器阵列进行像素标签处理，以得到被选择的像素点的像素标签。该方法利用忆阻器阵列的存算一体优势，高效、快速的实现图像连通区域判断。
-
公开(公告)号：CN111968689A
公开(公告)日：2020-11-20
申请号：CN202010878572.5
申请日：2020-08-27
Applicant: 清华大学
IPC: G11C13/00 , A61B5/00 , A61B5/0476
Abstract: 提供了一种信号处理装置及信号处理方法。该信号处理装置包括忆阻器阵列、输入电路、第一开关电路、第二开关电路、输出电路和控制电路。忆阻器阵列包括多个忆阻器单元并连接到多条源线、多条字线和多条位线。控制电路，被配置为：控制第一开关电路来选择多条源线中的至少一条源线来分别多个第一信号中的至少一个第一信号施加到至少一条源线，控制第二开关电路来选择激活多条字线中的至少一条字线，以将至少一个第一信号施加到与至少一条字线相对应的忆阻器单元，以及控制输出电路以输出基于忆阻器阵列的忆阻器的电导值的多个第二信号。本发明提供的信号处理装置易于扩展并且面积小、功耗低。
-
-
-
-
-
-
-
-
-
Search Results
297
records
(took 0.057 seconds)
