-
公开(公告)号：CN102546290B
公开(公告)日：2015-02-18
申请号：CN201110384035.6
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L12/26
Abstract: 本发明提供了一种10Gbps网络流量下测试TCP并发连接的测试装置，包括主机和与其通过PCIe总线连接的测试单元；所述测试单元包括：与所述主机连接的PCIe控制器，与所述PCIe控制器连接的并发测试单元；所述并发测试单元包括：依次连接的TxDuplicate电路、TxAddPayload电路和10G以太网控制器。本发明提供的10Gbps网络流量下测试TCP并发连接的测试装置，基于fpga实现，以简单可靠的方式实现千万级别并发流的测试，而且可以减少测试的时间。
-
公开(公告)号：CN102497319B
公开(公告)日：2014-10-08
申请号：CN201110415232.X
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供一种利用自动机实现单包匹配的系统和方法，其包括：掩码生成模块，用于接收多个报文头字段并生成掩码值；mask_table表，用于接收报文头字段生成的掩码值并查询dfa地址，如果在mask_table表中查询到了输入的mask，就将报文头字段传送到DFA_table进行匹配查找，否则进入下一轮单包匹配；DFA_table表，其包括多个同DFA_table的dfa_addr对应的DFA跳转表，用于接收匹配mask_table表的报文头字段，如果匹配，则进入匹配处理模块，否则进入下一轮单包匹配；匹配处理模块。本发明提供的利用自动机实现单包匹配的系统和方法，过对感兴趣报文的各个域字段构造复杂正则，对不同域设定不同的优先级，利用自动机技术实现对网络数据报文高效匹配筛选。
-
公开(公告)号：CN102082688B
公开(公告)日：2014-08-13
申请号：CN201010611748.7
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种软硬件结合实现TCP乱序缓冲区管理的方法。硬件负责乱序缓冲区的申请和使用，软件负责乱序缓冲区的释放，硬件网卡接收到乱序TCP报文后，申请乱序缓冲区，并通知软件TCP连接发生了乱序，接口库软件处理乱序TCP连接时，把乱序缓冲区串联到一个链表中，需要删除乱序缓冲区时，软件查找链表，并通知硬件释放缓冲区。本发明实现了大容量TCP乱序缓冲区管理，使TCP卸载系统可以在高速网络上进行乱序重排。
-
公开(公告)号：CN102111435B
公开(公告)日：2014-07-23
申请号：CN201010611774.X
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L29/08
Abstract: 本发明提供了一种软硬件结合实现TCP连接状态管理的方法。在硬件和软件中分别建立一个tcp连接管理结构，进行两级tcp连接管理，由硬件实现通用的基本的状态管理，由软件实现和应用系统相关的高级状态管理。硬件网卡接收报文后，进行第一级的基本的TCP连接管理，然后把报文上传主机，接口库接收报文后，进行第二级的高级的TCP连接管理，向应用软件提交TCP数据。本发明提高了TCP卸载系统的TCP连接管理的灵活性，使系统可以进行应用定制的复杂的TCP连接管理。
-
公开(公告)号：CN102520710B
公开(公告)日：2014-05-28
申请号：CN201110383700.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G05B23/02
Abstract: 本发明提供了一种FPGA控制设备的检测装置和方法，检测装置包括：内存网卡单元和FPGA，所述内存网卡单元包括内存和PHY；所述FPGA包括：分别对所述内存和所述PHY进行控制的内存控制器和MAC控制器，与所述内存控制器和所述MAC控制器分别连接的内存检测模块和MAC检测模块，以及分别与所述内存检测模块和所述MAC检测模块连接的结果汇总模块；检测方法以地址线走1、地址线走0、数据线走1、数据线走0的方式对所述内存进行检测，以单burst的方式对内存存储区块进行检测。本发明提供的FPGA控制设备的检测装置和方法可有效定位可能存在的硬件故障，验证各控制通路的正确性。
-
Patent Agency Ranking
公开(公告)号：CN102571482A
公开(公告)日：2012-07-11
申请号：CN201110383380.8
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L12/26
Abstract: 本发明提供了一种测试网卡稳定性的系统和方法，所述测试系统设置有网卡，所述网卡包括：收包网口和与其连接的发包网口，以及与所述收包网口和发包网口分别连接的测试单元。测试方法中使用测试程序包括，一个进程发包和一个进程收包，收包进程持续收包，每收到一个包，就在一个和发包进程共享的计数器内对报文计数，并按预先设定的参数判断报文内容；发包进程按预先设定的参数构造并分批持续发送报文，每发送完一批的报文后，把发包个数和收包进程的收包计数相比较，如果计数不相等，则报错并停止测试。本发明提供的测试网卡稳定性的系统和方法，可以提高网卡稳定性测试的效率。
-
公开(公告)号：CN102523164A
公开(公告)日：2012-06-27
申请号：CN201110426578.X
申请日：2011-12-19
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供一种在网卡中实现复杂同源同宿分流的系统和方法，在所述网卡中设置一个网段掩码的位图，表示进行同源同宿计算时使用的IP的哪些位。软件通过该位图结构，把计算同源同宿需要的网段掩码配置到网卡中，网卡收到报文后，提取出ip，根据软件配置的掩码位图结构，确定使用报文ip中的哪些位进行同源同宿计算，根据计算结果把报文分发到对应进程。与现有技术相比，本发明的有益效果在于：本发明使网卡硬件进行复杂同源同宿分流，降低系统负载。
-
公开(公告)号：CN102521149A
公开(公告)日：2012-06-27
申请号：CN201110384059.1
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G06F12/08
Abstract: 本发明提供了一种从多缓冲区收取数据的优化轮询系统和方法；轮询系统包括：轮询控制模块和缓冲区，所述轮询控制模块可访问所述缓冲区；所述轮询控制模块包括步长数组和静态变量；轮询方法采用轮询控制变量，根据缓冲区负载情况，动态调整每次轮询的起始缓冲区和每个缓冲区的读取步长。本发明提供的从多缓冲区收取数据的优化轮询系统和方法，避免了缓冲区之间的负载不均和频繁访问空缓冲区的额外开销，提高了从多缓冲收取数据的轮询效率。
-
公开(公告)号：CN102520710A
公开(公告)日：2012-06-27
申请号：CN201110383700.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G05B23/02
Abstract: 本发明提供了一种FPGA控制设备的检测装置和方法，检测装置包括：内存网卡单元和FPGA，所述内存网卡单元包括内存和PHY；所述FPGA包括：分别对所述内存和所述PHY进行控制的内存控制器和MAC控制器，与所述内存控制器和所述MAC控制器分别连接的内存检测模块和MAC检测模块，以及分别与所述内存检测模块和所述MAC检测模块连接的结果汇总模块；检测方法以地址线走1、地址线走0、数据线走1、数据线走0的方式对所述内存进行检测，以单burst的方式对内存存储区块进行检测。本发明提供的FPGA控制设备的检测装置和方法可有效定位可能存在的硬件故障，验证各控制通路的正确性。
-
公开(公告)号：CN102510483A
公开(公告)日：2012-06-20
申请号：CN201110414121.7
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供一种基于FPGA多视频监控终端控制策略的实现系统和实现方法；实现系统包括数据接收模块、报文存储模块、数据发送模块、规则表项模块和索引表项模块，其中规则表项模块中存储的表项索引地址和位图值对应于索引表项模块的地址；实现方法，包括数据接收步骤、报文存储步骤和数据发送步骤以及规则表项步骤和索引表项步骤，其中规则表项步骤中存储的表项索引地址和位图值对应于索引表项步骤的地址。本发明提供的基于FPGA多视频监控终端控制策略的实现系统和实现方法，该报文为视频数据报文。
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.065 seconds)
