-
公开(公告)号:CN1300271C
公开(公告)日:2007-02-14
申请号:CN200410066674.8
申请日:2004-09-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C09G1/02 , H01L21/306
Abstract: 本发明涉及一种用于硫系化合物相变薄膜材料GexSbyTe(1-x-y)化学机械抛光(CMP)的纳米抛光液及该化学机械抛光液在制备纳电子器件相变存储器中的应用。该CMP纳米抛光液包含有氧化剂、螯合剂、pH调节剂、纳米研磨料、抗蚀剂、表面活性剂及溶剂等。该抛光液损伤少、易清洗、不腐蚀设备、不污染环境,主要用于制造相变存储器关键材料GexSbyTe(1-x-y)的CMP。利用上述抛光液采用化学机械抛光方法去除多余的相变薄膜材料GexSbyTe(1-x-y)制备纳电子器件相变存储器,方法简单易行。
-
公开(公告)号:CN1808706A
公开(公告)日:2006-07-26
申请号:CN200510111118.2
申请日:2005-12-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种制备相变存储器纳米加热电极的方法,首先通过微纳加工技术,在SiO2衬底上制备较大尺寸的孔洞,接着利用常规的CVD技术的良好台阶覆盖性能在该孔洞中和孔洞侧壁上淀积一层几个纳米厚的加热金属层,在孔洞里填充介质层,最后进行化学机械抛光,抛去孔洞上端的介质材料和加热电极材料,从而形成环状纳米加热电极。本发明避免了纳米小孔中填充电极材料、相变材料的困难,利用较大的环状纳米加热电极实现具有同样面积的小孔洞柱状加热电极的效果。不仅仅适用于解决相变存储器纳米加热电极问题,同样适用于其它电子器件特别是纳电子器件所需的纳米加热电极的制备,具有很大的应用价值。
-
公开(公告)号:CN1780012A
公开(公告)日:2006-05-31
申请号:CN200510030637.6
申请日:2005-10-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明涉及一种纳米硫系化合物相变存储器的制备方法,属于微电子领域。本发明的特征在于,在硅基片上,先生长一层SiO2,然后在上面沉积一层底电极。接着在电极上面,均匀生长一些相变纳米点,最后沉积一层相变薄膜。退火处理后,可在电极上形成较高的纳米点。接着沉积一层SiO2,用CMP进行抛光使其平整,沉积顶电极。整个存储器的结构见图8。施加脉冲信号,并测量其I-V特性,电阻率有较大的变化。本发明通过生长硫系化合物纳米点,为制备相变存储器提供了一种新的方法。
-
公开(公告)号:CN1731567A
公开(公告)日:2006-02-08
申请号:CN200510026996.4
申请日:2005-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/321 , B24B57/02
Abstract: 本发明涉及一种用于集成电路多层互连结构铜/钽化学机械抛光(CMP)的一步抛光工艺技术及相应纳米抛光液。对于互连结构的铜/钽多层膜体系的化学机械抛光,通过本发明的“一步抛光工艺”,单头抛光机能够代替昂贵的多头抛光机,实现多层膜的分步抛光。通过化学机械抛光过程中多层膜体系界面间在线检测信号(声学、力学、电学或光学信号)差异的反馈,对抛光液实施分段应用,有效改善了原有的单一抛光液或分步抛光中存在的低速率及选择性问题。该抛光工艺及相应纳米抛光液有效改善了单一抛光液的速率问题;以单头抛光机代替多头抛光机,降低了设备成本;同时抛光后表面损伤少、易清洗,抛光液不腐蚀设备、不污染环境。
-
公开(公告)号:CN1632023A
公开(公告)日:2005-06-29
申请号:CN200410084490.4
申请日:2004-11-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C09G1/18
Abstract: 本发明涉及一种用于硫系化合物相变薄膜材料GeSbTe化学机械抛光(CMP)的无磨料抛光液及该化学机械抛光液在制备纳电子器件相变存储器中的应用。该CMP无磨料抛光液包含有氧化剂、螯合剂、pH调节剂、抗蚀剂、表面活性剂、消泡剂、杀菌剂及溶剂等。该抛光液损伤少、易清洗、不腐蚀设备、不污染环境,主要用于制造相变存储器关键材料GexSbyTe(1-x-y)的CMP。利用上述抛光液采用化学机械抛光方法去除多余的相变薄膜材料GexSbyTe(1-x-y),(0≤x≤0.5,0≤y≤1.0,且 x、y不同时为0)制备纳电子器件相变存储器,方法简单易行。
-
公开(公告)号:CN1610127A
公开(公告)日:2005-04-27
申请号:CN200410067219.X
申请日:2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种双栅金属氧化物半导体晶体管的结构及其制备方法,其结构包括底部栅电极、底部栅介质层、顶部栅电极、顶部栅介质层、源区、漏区以及沟道区,其中底栅比顶栅宽,沟道区为单晶半导体薄膜。本发明的双栅金属氧化物半导体晶体管结构,较长的底栅用于克服短沟道效应,而尽量小的顶栅目的是为了提高速度,有源区制备在大面积高质量单晶半导体薄膜上,可提高速度,降低功耗。该双栅结构的制备方法是,在制备好底栅(包括栅电极和栅介质层)之后将单晶半导体薄膜转移至底栅上部,在高质量的单晶半导体薄膜上制备晶体管的有源区,然后制备顶部栅介质层和栅电极,形成高性能的双栅金属氧化物半导体晶体管。
-
公开(公告)号:CN1610114A
公开(公告)日:2005-04-27
申请号:CN200410067220.2
申请日:2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明涉及一种三维互补金属氧化物半导体器件(CMOS)结构及其制备方法。结构上特征是PMOS和NMOS处在不同的平面上,但在同一平面上仍是传统的平面MOS晶体管,是一种CMOS结构。先在体硅或SOI衬底上制备PMOS或NMOS,然后利用化学机械抛光、低温键合和低温剥离工艺在器件层上制备另一层SOI结构,在第二层的SOI结构上制备NMOS或PMOS。如此反复,形成多层MOS结构。NMOS与PMOS之间用层间连线相联,形成三维CMOS结构。采用常规的MOS工艺实现高密度器件集成,工艺方法简单,在同样CMOS数量的情况下,可减少光刻次数,减小器件单元面积,并可以减少金属互联线的数目,提高器件的速度。
-
公开(公告)号:CN1588642A
公开(公告)日:2005-03-02
申请号:CN200410067218.5
申请日:2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提供一种高速三维互补金属氧化物半导体晶体管(CMOS)的结构及其制备方法,其特征在于pMOS制备在大面积高质量单晶硅(110)面上,nMOS制备在大面积高质量单晶硅(100)面上,且pMOS和nMOS分开在不同层上。其制作方法是在(100)面上形成nMOS并覆盖上绝缘层后,将表面为(110)面的单晶硅薄膜转移到绝缘层上,在(110)面上制备pMOS,连线形成高速的CMOS结构;也可以在(110)面上形成pMOS并覆盖上绝缘层后,将表面为(100)面的单晶硅薄膜转移到绝缘层上,在(100)面上制备nMOS。本发明提供的金属氧化物半导体晶体管结构及其制备方法,可以获得高迁移率、高集成度和低成本。
-
-
-
-
-
-
-