-
公开(公告)号：CN111952186B
公开(公告)日：2024-07-19
申请号：CN202010850598.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/417 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于空腔包围结构的场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上形成有条形栅极，条形栅极两侧分别形成有第一极与第二极，第一极为源极与漏极中的一个，第二极为源极与漏极中的另一个，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，条形栅极位于环形空腔的一个边腔上方，边腔的宽度大于、等于或小于条形栅极的宽度，且边腔在垂直投影方向上完全覆盖条形栅极。本发明在源区或/及漏区下方引入环型空腔，且环型空腔的一边腔在垂直投影方向上完全覆盖条形栅极，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
-
公开(公告)号：CN111952238B
公开(公告)日：2024-06-14
申请号：CN202010849555.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12
Abstract: 本发明提供一种具有空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成第一牺牲层、第二牺牲层和侧墙结构，基于侧墙结构依次刻蚀出第一凹槽和第二凹槽，第二凹槽作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用侧墙掩模制备出含有内嵌纳米级空腔的SOI衬底，利用凸出的侧墙结构作为掩膜刻蚀形成凹槽结构，得到空腔结构，进一步，可以在顶层硅中制备得到纳米级空腔，从而可以防止在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。
-
公开(公告)号：CN111952185B
公开(公告)日：2024-03-29
申请号：CN202010849626.5
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L23/544 , H01L29/786
Abstract: 本发明提供一种可降低对准难度的SOI器件及其制备方法，制备方法包括：制备SOI复合衬底，其自下而上包括底半导体层、绝缘层以及顶半导体层，绝缘层中形成有多个间隔分布的空腔，顶半导体层覆盖所述空腔，绝缘层上和/或底半导体层中形成有对准标记；刻蚀顶半导体层以定义出有源区的制备区域；形成栅介质材料层及栅极材料层并进行刻蚀以形成栅极结构；对有源区进行离子注入，以形成源极区及漏极区；以及于源极区及所述漏极区分别制备形成源极电极及漏极电极；空腔与栅极结构的交叠区域大于顶半导体层厚度的1/2。本发明在SOI复合衬底的制备过程中制备对准标记，且通过预设多空腔结构，可显著降低栅极对准难度，有助于提高器件、电路的流片良率。
-
公开(公告)号：CN113539792B
公开(公告)日：2024-03-01
申请号：CN202110778341.1
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L29/06 , H01L29/423 , H01L29/66 , H01L21/336
Abstract: 本发明提供一种多层悬空的纳米片堆叠结构及全环绕栅极晶体管的制备方法。所述多层悬空的纳米片堆叠结构的制备方法包括：在Si衬底上外延生长Si/Si1‑xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0
-
公开(公告)号：CN116435366A
公开(公告)日：2023-07-14
申请号：CN202310428550.2
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种基于绝缘体上半导体衬底上的全环绕栅器件及其制备方法，本发明的全环绕栅器件，顶栅部分与背栅部分具有较好的自对准精度，由此避免了背栅部分与源漏区域之间较大交叠区域，避免了顶栅过大而形成π沟道结构，而且背栅部分通过绝缘结构与源漏区域隔离开，进一步降低背栅部分与源漏区域的寄生电容。本发明的全环绕栅器件的制备方法，采用假栅结构作为掩膜选择性刻蚀至显露出底部假栅的侧壁，以使所得的底部假栅相关于所述顶部假栅的中线置中设置，此后通过假栅工艺形成即可获得对准精度提升的环绕栅结构，降低了制备全环绕栅晶体管的工艺复杂度，由此带来栅漏电问题的改善，同时发挥出GAA器件的优异电学性能。
-
Patent Agency Ranking
公开(公告)号：CN113594004B
公开(公告)日：2022-07-08
申请号：CN202110864029.4
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种真空沟道晶体管的制备方法，所述制备方法至少包括：在第一硅衬底上沉积氧化物层；对所述氧化物层进行图形化以形成图形化区域，所述图形化区域包括具有开口的空腔和自所述空腔底部贯穿所述氧化物层的沟槽；在所述沟槽内定位生长纳米线，所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔；在所述空腔的与所述第一硅衬底相对的一侧使所述氧化物层与第二硅衬底键合以形成内含所述空腔的SOI衬底。本发明也提供了一种真空沟道晶体管，其包括穿过所述氧化物层的顶部而进入所述真空空腔的纳米线。所述制备方法可以与现有集成电路的制造工艺完全兼容，经由所述制备方法可获得源极与漏极之间距离精确可调的真空沟道晶体管。
-
公开(公告)号：CN111435642B
公开(公告)日：2022-06-24
申请号：CN201910026963.1
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种三维堆叠的半导体纳米线结构及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层并选择性去除牺牲层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空且向上堆叠的半导体纳米线，在刻蚀出半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111435643B
公开(公告)日：2022-01-28
申请号：CN201910027361.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，其显露源区及漏区的制备区域；5)进行离子注入以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在刻蚀半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN109935628B
公开(公告)日：2021-01-19
申请号：CN201910239157.2
申请日：2019-03-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/08 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种基于图形化SOI衬底的抗辐照晶体管及其制作方法，结构包括：图形化SOI衬底，所述图形化SOI衬底，其绝缘层中具有凹槽，顶半导体层呈十字形半导体岛且完全覆盖所述凹槽，包括第一半导体层及第二半导体层；第一导电类型重掺杂区，形成于所述第二半导体层两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；栅极结构；第二导电类型的源区及漏区；钝化层以及源电极和漏电极。本发明通过在十字形半导体岛的第二半导体层两端设置第一导电类型重掺杂区，可有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。
-
公开(公告)号：CN111435682A
公开(公告)日：2020-07-21
申请号：CN201910027365.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/775 , H01L29/786 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种多通道环栅晶体管，包括：半导体衬底；绝缘层，其具有未贯穿所述绝缘层的凹槽；半导体纳米线结构，悬空并横跨于凹槽上，包括位于凹槽两侧的半导体凸台以及连接于凸台上的多根半导体纳米线；栅介质层及栅电极层，包围于半导体纳米线；源区及漏区，形成于半导体纳米线的端部以及半导体凸台，凸台之间的多根半导体纳米线共同形成多通道的沟道区；以及源电极及漏电极。本发明的多通道环栅晶体管下方的凹槽宽度小于半导体纳米线的宽度，可有效避免底层栅与源漏之间不必要的交叠区，降低沟道中的载流子的散射，降低源漏寄生电容，提高器件高频特性。本发明的环栅晶体管具有多个通道，可大大提高晶体管的驱动功率，提高器件的集成度。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.064 seconds)
