公开(公告)号：CN113994581A

公开(公告)日：2022-01-28

申请号：CN202080044755.5

申请日：2020-05-15

Applicant: 高通股份有限公司

Inventor： 俞成越 ,  刘振宁 ,  郭国勇 ,  陈吉伟

IPC: H02M3/156 ,  H01L23/64 ,  H05K1/02

Abstract: 本申请总体涉及针对三电平降压调节器的连接端子图案和布局。一个示例电子模块总体包括衬底，设置在衬底上并且包括三电平降压调节器的晶体管的集成电路(IC)封装(502)，设置在衬底上的三电平降压调节器的电容元件(202)，以及设置在衬底上的三电平降压调节器的电感元件(204)。电容元件和电感元件被设置为与IC封装的不同侧邻近。

公开(公告)号：CN119366112A

公开(公告)日：2025-01-24

申请号：CN202380046592.8

申请日：2023-05-22

Applicant: 高通股份有限公司

Inventor： 俞成越 ,  管华 ,  Y·陈 ,  F·杨 ,  Y·潘 ,  J·蒋 ,  S·艾哈迈德

IPC: H03K17/00 ,  H03K17/16 ,  H03K17/95 ,  H03K17/955

Abstract: 用于集成电路(IC)封装通过输入/输出引脚自动地检测外部部件参数和寄生效应的装置和技术。示例IC封装总体上包括用于耦合到在IC封装外部的部件的引脚，以及电阻检测器、电感检测器或电容检测器中的至少一者，其耦合到该引脚并且被配置为分别检测针对在IC封装外部的部件的集总参数模型的电阻、电感或电容中的至少一项。电阻检测器、电感检测器或电容检测器还可以被配置为检测与该部件、该引脚或在该部件与该引脚之间的连接中的至少一项相关联的寄生效应。