公开(公告)号：CN106506420A

公开(公告)日：2017-03-15

申请号：CN201510674052.1

申请日：2015-09-08

Applicant: 飞思卡尔半导体公司

Inventor： 眭志凌 ,  陈志军 ,  程志宏 ,  聂式祥

IPC: H04L27/148 ,  H04B5/00 ,  H02J50/12

CPC classification number: H04B5/0075 ,  H04B5/0031 ,  H04B5/0037 ,  H04L27/148

Abstract: 本发明涉及使用频率混叠FSK解调的无线充电器。一种频移键控(FSK)解调部件，具有采样器，该采样器接收FSK已调信号，对接收的FSK已调信号进行采样，并输出采样信号。该FSK解调部件进一步包括滤波采样信号的低通滤波器，以及检测低通滤波的采样信号的频移的频移检测器。之后该FSK解调部件输出对低通滤波的采样信号的频移的检测的指示。

公开(公告)号：CN105897639A

公开(公告)日：2016-08-24

申请号：CN201410857774.6

申请日：2014-12-09

Applicant: 飞思卡尔半导体公司

Inventor： 梅汪生 ,  陈志军 ,  眭志凌 ,  肖*

IPC: H04L27/14

Abstract: 本发明涉及FSK解调器。一种解调器，适合用于解调载波频率之间的差异小的二进制FSK信号，所述解调器使用了用于对固定数量的FSK周期进行计时并在预料到频率变化时将计数值和阈值进行比较的计数器?计时器技术。通过在一次测量中将许多个FSK脉冲(或周期)集合在一起，可以放宽对用于计数器/计时器测量的系统时钟的速度要求，并且还提高噪声容限。该解调器特别适合用于无线充电应用。

公开(公告)号：CN107329810A

公开(公告)日：2017-11-07

申请号：CN201610273703.0

申请日：2016-04-28

Applicant: 飞思卡尔半导体公司

Inventor： 贾亮 ,  陈志军 ,  眭志凌

IPC: G06F9/48 ,  G06F9/50

CPC classification number: G06F13/26 ,  G06F13/4221 ,  G06F9/4881 ,  G06F9/4818 ,  G06F9/5011 ,  G06F2209/486 ,  G06F2209/5021

Abstract: 本公开涉及用于多核处理器的信号机。多核处理器使用对不同核心维持单独访问请求队列的信号机管理其核心之间对访问共享资源的竞争并且使用可选择的调度算法准许待定请求，一次准许一个。信号机通过使用不是系统总线一部分的专用核心线路向其发送中断信号以用信号通知请求被准许的核心。随后将所准许的请求移出队列，并且核心响应于接收中断信号访问共享资源。使用用于将中断信号从信号机传输至核心的专用核心线路减轻在系统总线上重复轮询信号机的需要。使用调度算法有利地防止竞争核心之间的潜在竞争状况。

公开(公告)号：CN106470024A

公开(公告)日：2017-03-01

申请号：CN201510659344.8

申请日：2015-08-18

Applicant: 飞思卡尔半导体公司

Inventor： 田朝轩 ,  程志宏 ,  眭志凌

IPC: H03K5/135 ,  G06F1/08

Abstract: 本发明涉及使用穆勒C元件的无假信号时钟切换电路，包括第一和第二时钟线，第一和第二选择线，第一到第四穆勒C元件.穆勒C元件连接到时钟线和选择线及第一和第二逻辑门。第一和第二延迟单元连接到时钟线和第二与第四穆勒C元件。第一AND门连接到第一时钟线、第一穆勒C元件的输出和第一延迟单元。第二AND门连接到第二延迟单元、第三穆勒C元件和第二时钟线，而OR门连接到第一和第二AND门。

公开(公告)号：CN106161309A

公开(公告)日：2016-11-23

申请号：CN201510232649.0

申请日：2015-03-27

Applicant: 飞思卡尔半导体公司

Inventor： 眭志凌 ,  陈志军 ,  程志宏 ,  潘江涛

IPC: H04L27/14

Abstract: 解调FSK调制的输入信号的方法，所述输入信号的频率在第一频率和第二频率之间变化。输入信号延迟多个周期，提供第二信号。提供具有相对于输入信号各自递增地更大的相位延迟的连续的相位参考信号。以第二信号确定的间隔对相位参考信号采样。当相位参考信号样本的相对值在变化后的多个间隔期间保持不变时，检测第一频率和第二频率之间的转换。不需要高速时钟来执行解调。

公开(公告)号：CN105897265A

公开(公告)日：2016-08-24

申请号：CN201410858266.X

申请日：2014-12-12

Applicant: 飞思卡尔半导体公司

Inventor： 眭志凌 ,  陈志军 ,  程志宏 ,  张艳萍

IPC: H03M1/10

Abstract: 一种将模拟输入电压信号Vin转换成数字输出值Dout的流水线模拟-数字转换器(ADC)。ADC具有包括第一校准级的级序列，所述第一校准级包括：(1)ADC子模块，其接收Vin，并基于Vin提供ADC子模块数字输出值，(2)DAC子模块，其接收所述ADC子模块数字输出值，并输出对应的模拟电压信号VDAC，(3)第一取差模块，根据Vin和VDAC之间的差生成模拟残差电压信号，和(4)人工噪声插入模块，将模拟人工噪声电压信号插入到所述残差电压信号中，以生成模拟组合电压信号。所述模拟组合电压信号用于校准第一校准级。所述人工噪声插入模块基于对应残差电压信号的极性产生所述人工噪声电压信号的极性。