公开(公告)号：CN105988075A

公开(公告)日：2016-10-05

申请号：CN201510208400.6

申请日：2015-02-17

Applicant: 飞思卡尔半导体公司

Inventor： 王岭 ,  丁黄胜 ,  章伟

IPC: G01R31/28

Abstract: 本发明涉及用于扫描测试的增强状态监视器。公开了一种集成电路，其接收被相位编码在用于测试IC内的扫描链的扫描时钟上的测试控制信息。该相位编码不影响扫描时钟和扫描测试链的正常使用，并且允许额外的测试相关数据(诸如，电源、时钟及额外的全局的和专门的状态数据)被通过辅助的测试数据储存系统(诸如，移位寄存器)收集。所述相位编码进一步控制选择性地输出增强测试状态或传统扫描测试输出。

公开(公告)号：CN106771958A

公开(公告)日：2017-05-31

申请号：CN201511035883.0

申请日：2015-11-19

Applicant: 飞思卡尔半导体公司

Inventor： 王岭 ,  丁黄胜 ,  张旺根

IPC: G01R31/28

Abstract: 本发明涉及具有低功率扫描系统的集成电路，可在扫描模式中操作的集成电路包括由级联触发器单元形成的扫描链。每个触发器单元都包括接收第一数据信号并产生第一锁存信号的主锁存器，接收第一锁存信号并产生第二锁存信号的从锁存器和具有分别连接至主和从锁存器用于接收第一输入信号第二锁存信号的第一和第二输入的多路复用器，并且其取决于触发信号产生扫描数据输出信号。第一输入信号是第一数据信号和第一锁存信号中的一种。由触发信号对提供至从锁存器的时钟信号进行门控。

公开(公告)号：CN105631077A

公开(公告)日：2016-06-01

申请号：CN201410638138.4

申请日：2014-11-07

Applicant: 飞思卡尔半导体公司

Inventor： A·吉恩达尔 ,  丁黄胜 ,  王岭

IPC: G06F17/50

Abstract: 本发明涉及具有增大的故障覆盖率的集成电路。公开了一种用于增大集成电路(IC)设计的故障覆盖率的电子设计自动化(EDA)工具，该工具包含用于将至少一个XOR门、AND门、OR门及多路复用器插入观察测试点与IC设计的现有的第一扫描触发器的处理器。XOR门借助于AND门、OR门及多路复用器给第一扫描触发器提供观察测试信号，使得观察测试信号覆盖在观察测试点处出现的故障。第一扫描触发器基于观察测试信号来输出数据输入信号、测试模式集及第一测试信号集，用于指示IC设计是否有故障。能够在结构上进行测试的可测试的IC使用IC设计来制作。

公开(公告)号：CN104425037A

公开(公告)日：2015-03-18

申请号：CN201310564207.7

申请日：2013-08-19

Applicant: 飞思卡尔半导体公司

Inventor： 王岭 ,  丁黄胜 ,  章沙雁 ,  张旺根

IPC: G11C29/12

CPC classification number: G01R31/31701 ,  G01R31/3177 ,  H04L25/4902

Abstract: 一种用于可重配置电路中用来解码数字脉冲的数字解码器，包括相位指示器模块，其具有耦接至参考脉冲输入和数据脉冲输入的输入。所述相位指示器模块具有定时信息输出，其提供指示在所述参考脉冲输入和所述数据脉冲输入上出现的脉冲的上升及下降沿的逻辑值。相位解码器模块具有耦接至所述定时信息输出的输入，并输出已解码的二进制数据值。在操作中，所述相位解码器模块将在所述定时信息输出处的所述逻辑值中的至少两个与表示施加至所述相位输入其中之一的脉冲的前沿及后沿的信号进行比较，从而确定在所述相位输入上的脉冲到达顺序序列，并从而提供所述已解码的二进制数据值。