公开(公告)号：CN113992486B

公开(公告)日：2023-05-12

申请号：CN202111258552.9

申请日：2021-10-27

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  杨博 ,  卢红利 ,  尹飞 ,  赵雁鹏 ,  高利军 ,  党秋实 ,  杨靓

IPC: H04L25/03

Abstract: 本发明一种自适应双标分量极值对比判决反馈均衡电路，包括两抽头滤波器、阈值自适应单元、比较电路、时延单元、双标幅值均衡判决电路、系数更新单元和缓冲器；两抽头滤波器的输入端用于接收输入信号VIN，两抽头滤波器的输出端分别连接阈值自适应单元的输入端和比较电路的输入端，比较电路的输出端分别连接时延单元的输入端、双标幅值均衡判决电路的输入端和缓冲器的输入端，缓冲器用于输出信号VOUT；时延单元的输出端和阈值自适应单元的输出端均连接双标幅值均衡判决电路的输入端，双标幅值均衡判决电路的输出端连接系数更新单元的输入端，系数更新单元的输出端反馈连接两抽头滤波器的输入端。降低信号传输误码率，优化判决反馈均衡电路设计结构。

公开(公告)号：CN119906413A

公开(公告)日：2025-04-29

申请号：CN202411703776.X

申请日：2024-11-26

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  王斌 ,  卢红利 ,  岳红菊 ,  杨博 ,  蒋轶虎 ,  高利军 ,  杨靓

IPC: H03K19/0175 ,  H03K19/173 ,  H03K19/003 ,  H03K19/20

Abstract: 本发明提出一种具有上下电过程输出状态控制的双电源三态输出电路及其工作方法，包括逻辑控制电路，弱上下拉电平转换电路，驱动电路；逻辑控制电路由内核逻辑电压供电，弱上下拉电平转换电路由输入输出单元电压和内核逻辑电压供电，驱动电由输入输出单元电压供电。针对输入输出单元电压供电、内核逻辑电压未供电的情况，通过在三态输出单元中增加输入输出电压供电的弱上下拉电路，在内核逻辑电压没有供电时，控制三态输出单元电平转换电路的输入节点电压，让驱动电路中的上拉驱动管和下拉驱动管都处于关闭状态，确保此时三态输出单元工作在三态模式，避免应用系统出现大电流的异常工作情况，避免总线出现信号竞争而引起大电流的问题。

公开(公告)号：CN113992486A

公开(公告)日：2022-01-28

申请号：CN202111258552.9

申请日：2021-10-27

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  杨博 ,  卢红利 ,  尹飞 ,  赵雁鹏 ,  高利军 ,  党秋实 ,  杨靓

IPC: H04L25/03

Abstract: 本发明一种自适应双标分量极值对比判决反馈均衡电路，包括两抽头滤波器、阈值自适应单元、比较电路、时延单元、双标幅值均衡判决电路、系数更新单元和缓冲器；两抽头滤波器的输入端用于接收输入信号VIN，两抽头滤波器的输出端分别连接阈值自适应单元的输入端和比较电路的输入端，比较电路的输出端分别连接时延单元的输入端、双标幅值均衡判决电路的输入端和缓冲器的输入端，缓冲器用于输出信号VOUT；时延单元的输出端和阈值自适应单元的输出端均连接双标幅值均衡判决电路的输入端，双标幅值均衡判决电路的输出端连接系数更新单元的输入端，系数更新单元的输出端反馈连接两抽头滤波器的输入端。降低信号传输误码率，优化判决反馈均衡电路设计结构。

公开(公告)号：CN119906410A

公开(公告)日：2025-04-29

申请号：CN202411728277.6

申请日：2024-11-28

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  符毅锟 ,  王斌 ,  岳红菊 ,  卢红利 ,  杨博 ,  蒋轶虎 ,  杨靓

IPC: H03K19/003 ,  H03K19/20

Abstract: 本发明提出一种防止下电过程异常跳变的双电源输出电路及工作方法，其目的是在内核逻辑电压先下电、输入输出单元电压后下电的情况，防止输出电路的输出信号状态发生异常跳变。该电路包括具有保持功能的电平转换器、驱动电路、内核逻辑电压监控电路和比较器。利用具有保持功能的电平转换器，并通过比较带隙基准输出参考电压与内核逻辑监控输出电压对其控制，当内核逻辑电压先下电、输入输出单元电压后下电时，比较器输出低电平，双电源输出电路处于保持工作模式，输出信号状态保持稳定，防止与该输出电路相连的外部器件执行错误操作。

公开(公告)号：CN116599533A

公开(公告)日：2023-08-15

申请号：CN202310685603.9

申请日：2023-06-09

Applicant: 西安微电子技术研究所

Inventor： 高利军 ,  王斌 ,  杨博 ,  岳红菊 ,  李海松 ,  杨靓 ,  卢红利 ,  赵雁鹏 ,  李婷

IPC: H03M1/12

Abstract: 本发明公开了一种基于DICE和Miller‑C结构的抗辐射采样器电路结构，属于集成电路设计领域，本电路结构包括DICE模块和Miller‑C模块，DICE模块能够通过相邻节点之间的冗余数据恢复被单粒子轰击的存储节点的存储数据，从而提升整个电路结构在求值和保持阶段的抗辐射和抗干扰能力；通过与DICE模块相配合的Miller‑C模块，将采集到的数据样本，即存储节点中的存储数据进行冗余合并以及缓冲并输出，从而避免单粒子瞬态脉冲直接输出，两个模块协同配合下，大大提高了采样器的抗单粒子辐射能力；本采样器电路结构的原理和结构简单，便于制作和实施，具有良好的推广应用价值。