固体摄像装置
    1.
    发明公开
    固体摄像装置 审中-公开

    公开(公告)号:CN119836858A

    公开(公告)日:2025-04-15

    申请号:CN202380063654.6

    申请日:2023-09-21

    Abstract: 本公开涉及可以改善像素特性的固体摄像装置。本公开提供了一种固体摄像装置,其包括像素阵列部,在所述像素阵列部中二维布置有像素,各个所述像素包括光电转换元件和像素晶体管,所述像素晶体管包括具有以下结构的晶体管:在该结构中,通过使用与栅极电极相对应的自对准掩模将杂质注入到在平面图中为非直线形的沟道中。本公开适用于例如CMOS型固体摄像装置。

    固态摄像装置和电子设备

    公开(公告)号:CN112470279B

    公开(公告)日:2024-06-14

    申请号:CN201980048542.7

    申请日:2019-07-23

    Inventor: 坂直树

    Abstract: 本技术涉及能够应对取决于电流流动方向的特性波动的固态摄像装置和电子设备。提供了一种固态摄像装置,其包括:像素阵列单元,像素阵列单元包括以二维形式布置的像素,像素具有光电转换单元,其中,像素的晶体管具有如下结构:其中,源极侧LDD区域中与栅极的下侧的重叠量不同于漏极侧LDD区域中与栅极的下侧的重叠量,并且源极侧LDD区域的接合深度不同于漏极侧LDD区域的接合深度。本技术可以应用于例如CMOS图像传感器。

    成像装置
    3.
    发明公开
    成像装置 审中-实审

    公开(公告)号:CN113795922A

    公开(公告)日:2021-12-14

    申请号:CN202080034002.6

    申请日:2020-06-25

    Abstract: 根据本公开实施方案的成像装置包括:第一基板,其包括执行光电转换的传感器像素;第二基板,其包括基于从所述传感器像素输出的电荷而输出像素信号的像素电路;和第三基板,其包括对所述像素信号进行信号处理的处理电路,第一基板、第二基板和第三基板按该顺序层叠,并且在设有所述像素电路的场效应晶体管的至少一个或多个半导体层中,在第一基板侧的区域中的导电型杂质的浓度高于在第三基板侧的区域中的导电型杂质的浓度。

    固态摄像装置和电子设备

    公开(公告)号:CN112470279A

    公开(公告)日:2021-03-09

    申请号:CN201980048542.7

    申请日:2019-07-23

    Inventor: 坂直树

    Abstract: 本技术涉及能够应对取决于电流流动方向的特性波动的固态摄像装置和电子设备。提供了一种固态摄像装置,其包括:像素阵列单元,像素阵列单元包括以二维形式布置的像素,像素具有光电转换单元,其中,像素的晶体管具有如下结构:其中,源极侧LDD区域中与栅极的下侧的重叠量不同于漏极侧LDD区域中与栅极的下侧的重叠量,并且源极侧LDD区域的接合深度不同于漏极侧LDD区域的接合深度。本技术可以应用于例如CMOS图像传感器。

    半导体装置及电子设备
    5.
    发明公开

    公开(公告)号:CN119137716A

    公开(公告)日:2024-12-13

    申请号:CN202380037835.1

    申请日:2023-04-12

    Abstract: 本发明改善了场效应晶体管的互导(gm)。根据本发明的半导体装置设置有:具有上表面部分和侧表面部分的岛形状半导体单元;场效应晶体管,包括布置在半导体单元上的栅电极以及介于其间的栅极绝缘膜;绝缘层,覆盖场效应晶体管;以及接触电极,布置在绝缘层上,以便在平面图中观察时在栅电极的外侧与半导体单元重叠。接触电极连接至半导体单元的上表面部分和侧表面部分。

    摄像装置
    6.
    发明公开
    摄像装置 审中-实审

    公开(公告)号:CN113826208A

    公开(公告)日:2021-12-21

    申请号:CN202080035657.5

    申请日:2020-06-25

    Abstract: 根据本发明实施例的第一摄像装置包括第一基板、第二基板和贯通配线。所述第一基板包括:设置在第一半导体基板中的用于构成传感器像素的光电转换部和第一晶体管。所述第二基板层叠在所述第一基板上,且包括:设置在具有与所述第一基板相对着的一个表面的第二半导体基板中的用于构成所述传感器像素的第二晶体管及在层叠方向上贯穿所述第二半导体基板的开口。所述第二基板具有用于调整所述第二晶体管的阈值电压的调整部,所述调整部形成在所述开口的位于所述第二晶体管的栅极附近的侧面上和/或所述第二半导体基板的所述一个表面的与所述第一晶体管相对着的区域上。所述贯通配线设置在所述开口内,用于将所述第一基板和所述第二基板电气连接。

Patent Agency Ranking