-
公开(公告)号：CN112305411B
公开(公告)日：2025-02-14
申请号：CN202011318103.4
申请日：2020-11-23
Applicant: 珠海一微半导体股份有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种I2S接口的功能测试电路及测试方法，所述测试电路在芯片内部将I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口进行连接，所述信号接口包括位时钟信号接口、左右声道选择信号接口和输入输出信号接口。同时，在I2SO INTF模块和I2SIN INTF模块之间设置了一个数据选择器，用于控制芯片进入自测试模式或正常模式。本发明所述的测试方法简单快捷，可以保证功能正确，周期短，正确率高，且不用外接验证板，节省验证资源。
-
公开(公告)号：CN118864643A
公开(公告)日：2024-10-29
申请号：CN202310475323.5
申请日：2023-04-28
Applicant: 珠海一微半导体股份有限公司
Abstract: 本申请公开逐层遍历栅格地图的激光点筛选系统，激光点筛选系统包括状态机控制模块、激光点处理模块和DDR存储器；激光点处理模块被划分为多条数据通道以及累加器；激光点处理模块，用于从DDR存储器获取多分辨率栅格地图并逐层遍历栅格地图；还从DDR存储器依次读取当前激光点；当前激光点在每条数据通道内都配置为并行执行当前层栅格地图中的各轮位置变换操作，并行获得目标点及其对应的占据概率值；对于同一个激光点，通过各轮位置变换操作在当前层栅格地图中得到的目标点所对应的占据概率值通过累加器依次相加，计算出动态概率和值；激光点处理模块用于基于当前激光点对应的动态概率和值判断到当前激光点是不可行解时，累加器停止相加。
-
公开(公告)号：CN118859235A
公开(公告)日：2024-10-29
申请号：CN202310475182.7
申请日：2023-04-28
Applicant: 珠海一微半导体股份有限公司
Abstract: 本申请公开基于栅格地图的激光点数据定位系统，激光点数据定位系统包括定位逻辑电路和DDR存储器；定位逻辑电路包括状态机控制模块和可行解获取模块。可行解获取模块中，每条数据通道内的激光点数据进行当前遍历的候选解对应的位置变换操作则同步获得栅格地图中的目标点及其对应的占据概率值；各条数据通道中由同一轮位置变换操作得到的所有目标点所对应的占据概率值依次累加，计算出实时概率和值以判断当前遍历的候选解是可行解还是不可行解；在判断到当前遍历的候选解是可行解时，将可行解组成机器人的位姿数据，同时控制占据概率值停止累加；在判断到当前遍历的候选解是不可行解时，控制占据概率值停止累加。
-
公开(公告)号：CN114328311B
公开(公告)日：2024-09-06
申请号：CN202111537979.2
申请日：2021-12-15
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种存储控制器架构、数据处理电路及数据处理方法，所述方法通过在存储控制器中嵌入一个块操作处理器来集中处理对于块状数据的处理需求。所述存储控制器可以直接下发读取数据的命令，解决了传统的电路结构中命令延时较大的问题，在最大程度上加速读取速度；所述存储控制器还可以对数据进行处理，不需要CPU或DMA从总线另一端来处理数据，减少数据在总线上传输时间，提高了数据处理的效率，同时，还降低了CPU或DMA的负载，电路运行更加高效，功耗更小。
-
公开(公告)号：CN113886315B
公开(公告)日：2024-05-03
申请号：CN202111114822.9
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种时钟数据恢复系统、芯片及时钟数据恢复方法，所述时钟恢复系统包括采样模块、边沿检测模块和时钟相位调整模块；采样模块用于以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，得到每个数据周期内的预设数量组目标采样数据；边沿检测模块用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号；时钟相位调整模块用于根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。
-
Patent Agency Ranking
公开(公告)号：CN114338266B
公开(公告)日：2024-02-23
申请号：CN202111568914.4
申请日：2021-12-21
Applicant: 珠海一微半导体股份有限公司
IPC: H04L12/40
Abstract: 本发明公开了一种CAN控制器的波特率校准方法及校准电路，所述方法包括：S1：启动校准程序，进行校准，校准模块发送设定长度的数据帧给被测校准模块；S2：对被测校准模块接收的数据帧进行边沿检测，获取和统计单比特高电平的计数值，然后筛选出用于进行计算的单笔特高电平数值；S3：将选取的单笔特高电平计数值与校准模块的计数值进行运算，来获取被测校准模块的当前时钟信号的实际频率，然后根据被测校准模块的实际频率计算校准后波特率来获取分频系数；S4：将分频系数保存到被测校准模块中，然后使被测校准模块与波特率测试模块之间进行数据发送或/和接收来确定CAN控制器的波特率是否校准成功。
-
公开(公告)号：CN109580975B
公开(公告)日：2023-09-05
申请号：CN201811501749.9
申请日：2018-12-10
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种基于PWM信号的速度检测器、处理电路及芯片，该速度检测器应用于为外部的电机系统提供脉冲采样速度，所述速度检测器包括上升沿检测电路、脉宽计数器和中值平均模块；所述上升沿检测电路的时钟输入端与所述脉宽计数器的时钟输入端连接，所述上升沿检测电路的输出端与所述脉宽计数器的复位端（reset）连接，所述脉宽计数器的数据输出端连接所述中值平均模块的数据输入端。该速度检测器拓展传统PWM信号输出电路的功能，提高脉冲信号测速的精度。
-
公开(公告)号：CN108733349B
公开(公告)日：2023-05-05
申请号：CN201810893633.8
申请日：2018-07-27
Applicant: 珠海一微半导体股份有限公司
IPC: G06F7/548
Abstract: 本发明公开一种基于定点数的三角函数运算电路，该三角函数运算电路中，预处理模块(101)与DDR模块(100)相连接，迭代运算模块(103)与预处理模块(101)连接，在迭代计数模块(102)的计数拍数的驱动下，根据预处理模块(101)输出的操作数一的预处理结果和操作数二的预处理结果所提前确定的运算结果符合位，输入的操作数在本级的当前输出作为本级的下一次输入以形成反馈结构在同一级迭代，当完成16次迭代运算后输出补码处理的三角函数结果。相对现有技术，本发明公开的运算电路节省处理器的软件指令资源，并在电路规模不变的前提下保证运算精度不变。
-
公开(公告)号：CN112329038B
公开(公告)日：2022-10-14
申请号：CN202011274235.1
申请日：2020-11-15
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种基于USB接口的数据加密控制系统及芯片，该数据加密控制系统使用AHB总线读取数据加密控制系统的加密数据和向数据加密控制系统传输密钥，然后结合到EPSRAM存储器、数据加解密模块和USB串行接口控制器中，采用硬件电路的方式完成DES算法的加密传输，DES算法的每一数据传输步骤都在逻辑状态控制器的调度下由对应的硬件模块完成，做到：逻辑状态控制器内部的端点寄存器控制传输方向、枚举过程不执行加解密操作、执行加密之前检验数据位宽的有效性，提高USB接口电路加解密的速度，保证数据加密控制系统收发信息内容的安全性，使得系统面积与速度获得最优化，降低相关的硬件电路生产成本。
-
公开(公告)号：CN114328311A
公开(公告)日：2022-04-12
申请号：CN202111537979.2
申请日：2021-12-15
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种存储控制器架构、数据处理电路及数据处理方法，所述方法通过在存储控制器中嵌入一个块操作处理器来集中处理对于块状数据的处理需求。所述存储控制器可以直接下发读取数据的命令，解决了传统的电路结构中命令延时较大的问题，在最大程度上加速读取速度；所述存储控制器还可以对数据进行处理，不需要CPU或DMA从总线另一端来处理数据，减少数据在总线上传输时间，提高了数据处理的效率，同时，还降低了CPU或DMA的负载，电路运行更加高效，功耗更小。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.039 seconds)
