公开(公告)号：CN105553646B

公开(公告)日：2018-09-18

申请号：CN201511027417.8

申请日：2015-12-31

Applicant: 清华大学无锡应用技术研究院

Inventor： 刘雷波 ,  曹鹏 ,  朱敏 ,  吴有余 ,  尹首一 ,  魏少军

IPC: H04L9/06

Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。

公开(公告)号：CN105553646A

公开(公告)日：2016-05-04

申请号：CN201511027417.8

申请日：2015-12-31

Applicant: 清华大学无锡应用技术研究院

Inventor： 刘雷波 ,  曹鹏 ,  朱敏 ,  吴有余 ,  尹首一 ,  魏少军

IPC: H04L9/06

CPC classification number: Y02D50/10 ,  H04L9/0618

Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。