-
公开(公告)号:CN116089355A
公开(公告)日:2023-05-09
申请号:CN202310152769.4
申请日:2023-02-22
Applicant: 桂林电子科技大学
IPC: G06F15/78
Abstract: 本发明公开了一种片上网络高速数据采集系统映射方法,该映射方法由片上网络映射模型和映射效果评价模型两部分组成。片上网络映射模型由编码器和解码器组成,编码器将数据采集系统中节点按功能分类为采集节点、存储节点、传输节点、控制节点四类,采用图卷积神经网络根据任务图中的节点种类和节点间的连接关系进行图编码得到任务图中各节点的编码器向量,关键作为Query向量,与未映射节点编码向量做单头注意力运算,将未映射节点的注意力值作为该节点成为下个映射节点的概率以波束搜索的方式获得同一问题的多组解序列,计算各组解序列作为映射结果的实际通讯时延,选择通讯时延最小的解序列作为最终解序列。训练引入映射效果评价模型作为基线以强化学习的方式来对片上网络映射模型进行无监督训练。本发明构建的片上网络高速数据采集系统映射方法具有针对同一NoC架构进行模型训练即可实现同类待映射问题快速且高效的求解。
-
公开(公告)号:CN117278578A
公开(公告)日:2023-12-22
申请号:CN202311243736.7
申请日:2023-09-25
Applicant: 桂林电子科技大学
IPC: H04L67/1097 , H04L43/04 , H04L67/12 , H04L47/283
Abstract: 本发明涉及了一种片上网络高速数据采集系统数据传输路径优化的方法,该方法,首先采用模拟退火法对系统中的采集节点进行编码,生成一个随机的初始序列,然后采用遗传算法经过选择、交叉、变异等操作来寻找此时采集节点对应存储节点位置的最优解,并返回最优存储节点位置序列。对当前序列解施加随机扰动使其产生一个新序列,计算当前序列与新序列的跳数差值,根据Metropolis准则判断是否接受这个新序列,从而实现采集节点到存储节点之间数据传输路径的最优。为解决模拟退火法算法中过早陷入局部最优解的问题,在迭代过程中,采用自适应降温策略,使得在初始阶段能够允许较大的搜索范围,逐渐减小温度,缩小搜索范围,增加局部搜索的概率,使得算法更容易跳出局部最优解。
-
公开(公告)号:CN116150083A
公开(公告)日:2023-05-23
申请号:CN202310153308.9
申请日:2023-02-22
Applicant: 桂林电子科技大学
IPC: G06F15/78 , G06N3/0455 , G06N3/08
Abstract: 本发明公开了一种基于注意力机制的片上网络系统映射方法,在映射模型中将注意力机制和待映射任务图中节点间连接关系相结合,形成依赖节点间连接关系的局部注意力机制来避免映射模型在节点编码阶段引入不必要的信息干扰节点信息的编码;映射模型在解码阶段以最近映射节点和待映射节点间注意力值作为待映射节点的映射概率值,在训练模型时采用多项式抽样解码来增强模型映射结果的多样性,在测试模型时采用贪婪解解码的方式选择概率最大的待映射节点来得到最优的待映射节点。引入映射效果评价模型作为基线以强化学习的方法来对映射模型进行无监督训练。本发明构建的基于注意力机制的片上网络映射方法,具有针对同一NoC架构进行模型训练即可实现同类待映射问题快速且高效的求解。
-
公开(公告)号:CN116205173A
公开(公告)日:2023-06-02
申请号:CN202310149630.4
申请日:2023-02-22
Applicant: 桂林电子科技大学
IPC: G06F30/3308
Abstract: 本发明提供的是一种五节段人体生物电阻抗模拟方法及模拟装置,模拟方法为:1.建立由Ri、Re、Cm三个元件组成的三元件单节段电路模型;2.计算单节段电路模型的阻抗幅值数学模型;3.将人群阻抗数据代入所述数学模型并计算出单节段电路模型的阻抗值与容抗值,根据所述阻抗值与容值搭建单节段模型电路;4.设计模拟装置,在模拟装置中,使用继电器阵列搭建五个二叉树型拓扑结构将所述单节段模型电路连接成五节段模型电路;模拟装置包括阻抗模型电路、继电器阵列、继电器驱动电路、微处理器、电源电路、电池。本发明可模拟高、矮、胖、瘦、男、女等各类人群的阻抗数据,可以为人体成分分析仪提供稳定的测量模型,可实现样本数据的自动化测量,为人体成分分析仪的生成、调试、标定等过程提供了极大的便利。
-
公开(公告)号:CN117093129A
公开(公告)日:2023-11-21
申请号:CN202311297263.9
申请日:2023-10-09
Applicant: 桂林电子科技大学
Abstract: 本发明提供的是一种高兼容性并行ADC数据采集与传输系统,系统包括:时钟控制器、数据处理模块、DDR控制器、PCIe控制器、报文解析模块;所述时钟控制器根据ADC挂载数量、采样率、采集模式等信息输出不同频率与相位的时钟;所述数据处理模块负责接收数据,并通过240/256位编码方式提高了传输总线带宽利用率;所述DDR控制器负责缓存处理后的数据;所述PCIe控制器负责接收报文并上传采集数据;所述报文解析模块负责解析报文。本发明内部采用240/256位编码方式避免了数据拼接过程中产生无效位的问题,提高了总线传输效率;同时本发明可应用于各型号并行ADC采集系统且无需更改内部逻辑,减小了采集系统开发难度,缩短了系统开发周期。
-
-
-
-