多线程处理器和数字电视系统

    公开(公告)号:CN102317912A

    公开(公告)日:2012-01-11

    申请号:CN201080007900.9

    申请日:2010-02-16

    CPC classification number: G06F9/52 G06F12/1027

    Abstract: 本发明的处理器系统(10)具有:物理处理器(121)和上下文存储器(127),保持TVID(140),该TVID(140)表示多个线程中的每一个线程是属于主机处理的线程还是属于介质处理的线程;虚拟监视器级的OS,将多个资源分割成与属于主机处理的线程对应的第1资源和与属于介质处理的线程对应的第2资源;TLB(104)、高速缓冲存储器(109)和FPU分配部(108)等,参照TVID(140),对属于主机处理的线程分配第1资源,对属于介质处理的线程分配第2资源;以及执行部(101),使用被分配的资源执行线程。

    运算处理装置和高速缓存操作方法

    公开(公告)号:CN1952912A

    公开(公告)日:2007-04-25

    申请号:CN200610159908.2

    申请日:2006-09-27

    CPC classification number: G06F12/0893 G06F12/0831

    Abstract: 本发明提供一种运算处理装置和高速缓存操作方法。在多处理器结构的运算处理装置中,用作单处理器时避免高速缓存命中率下降。高速缓存访问传输单元(132)将经由本地高速缓存访问地址输入单元(161)从CPU(110)得到的访问地址,经由远程高速缓存访问地址输出单元(164)输出到公共地址总线(81)。高速缓存访问控制单元(231)使用从公共地址总线(81)经由远程高速缓存访问地址输入单元(265)得到的访问地址,进行对高速缓冲存储器(221)的访问。即,从处理器(100)的CPU(110)输出的访问地址从高速缓存访问传输单元(132)输出,通过高速缓存访问控制单元(231)取得,可用于对处理器(200)的高速缓冲存储器(221)的访问。

Patent Agency Ranking