公开(公告)号：CN1851904A

公开(公告)日：2006-10-25

申请号：CN200610050900.2

申请日：2006-05-24

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  徐文杰 ,  许杰萍 ,  孙玲玲 ,  高明煜 ,  徐丽燕

IPC: H01L21/84 ,  H01L21/331

Abstract: 本发明涉及集成抗ESD二极管的SOI LIGBT器件结构的SOI CMOS VLSI工艺实现方法。现有方法制作的SOI LIGBT器件没有集成抗ESD结构与功能。本发明通过将常规SOI LIGBT器件的SOI CMOS VLSI工艺实现方法中的局部氧化隔离技术改为槽隔离技术实现硅岛隔离，阱掺杂调整为逆向掺杂分布的离子注入阱掺杂工艺，在n+源区掺杂的同时进行阳极短路点掺杂和抗ESD二极管阴极掺杂，并在进行p+源区掺杂和阳极区掺杂之前进行阳极区较低浓度p型掺杂的方法来实现。该方法采用现有SOI CMOS VLSI工艺技术，在几乎不增加工艺复杂度与工艺成本条件下使集成功率与射频SOI LIGBT器件的抗ESD性能得到显著改善。

公开(公告)号：CN100433299C

公开(公告)日：2008-11-12

申请号：CN200610050900.2

申请日：2006-05-24

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  徐文杰 ,  许杰萍 ,  孙玲玲 ,  高明煜 ,  徐丽燕

IPC: H01L21/84 ,  H01L21/331

Abstract: 本发明涉及集成抗ESD二极管的SOI LIGBT器件结构的SOI CMOSVLSI工艺实现方法。现有方法制作的SOI LIGBT器件没有集成抗ESD结构与功能。本发明通过将常规SOI LIGBT器件的SOI CMOS VLSI工艺实现方法中的局部氧化隔离技术改为槽隔离技术实现硅岛隔离，阱掺杂调整为逆向掺杂分布的离子注入阱掺杂工艺，在n+源区掺杂的同时进行阳极短路点掺杂和抗ESD二极管阴极掺杂，并在进行p+源区掺杂和阳极区掺杂之前进行阳极区较低浓度p型掺杂的方法来实现。该方法采用现有SOI CMOS VLSI工艺技术，在几乎不增加工艺复杂度与工艺成本条件下使集成功率与射频SOI LIGBT器件的抗ESD性能得到显著改善。

公开(公告)号：CN201374335Y

公开(公告)日：2009-12-30

申请号：CN200920116437.6

申请日：2009-03-26

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  张亮 ,  苏步春 ,  张帆 ,  刘国华 ,  徐丽燕

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423

Abstract: 本实用新型涉及集成纵向沟道SOI LDMOS器件单元。现有技术限制了器件结构与主要电学特性的改善。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型将集成SOI LDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗，基本消除器件层纵向耐压限制，减小芯片面积，改善器件耐高温特性。

公开(公告)号：CN2914330Y

公开(公告)日：2007-06-20

申请号：CN200620103935.3

申请日：2006-05-24

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  徐文杰 ,  许杰萍 ,  高明煜 ,  刘国华 ,  徐丽燕

IPC: H01L27/12

Abstract: 本实用新型涉及一种集成抗静电损伤二极管的SOI LIGBT器件单元。常规的SOI LIGBT由于高压静电引起栅击穿造成静电损伤。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、阴极区、抗ESD二极管阴极区、栅氧化层、缓冲区、阳极区、阳极接触区、阳极短路点区、场氧区、多晶硅栅极区、栅极隔离氧化层、接触孔和金属电极引线与互连线。本实用新型由于将抗ESD二极管集成在SOI LIGBT器件单元结构之中，使其在无需外接任何器件就具有较强的抗ESD能力，能够显著改善SOI LIGBT器件自我抗ESD保护性能，减小采用该种器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。