-
公开(公告)号：CN102932276B
公开(公告)日：2015-01-14
申请号：CN201210379911.0
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
IPC: H04L12/861 , H04L12/803
Abstract: 本发明提供的一种计算节点集群系统和数据中继器。计算节点集群系统包括：多个计算节点，其中每个计算节点包括各自的FPGA和通用处理器；其中，各个计算节点的通用处理器通过网络相互连接；并且，在每个计算节点中，FPGA连接至通用处理器；其中，每个FPGA均具有数据中继器；而且，所有计算节点的FPGA通过数据中继器依次连接。在一个连续发送过程中，动态自适应通路选择器先转发来自当前计算节点的通用处理器的所有消息，然后转发来自其他FPGA的所有消息。并且，动态自适应通路选择器在每个连续发送过程完成之后动态地调整在下一次连续发送过程发送的来自通用处理器的数据量与来自其他FPGA的数据量之间的比例。
-
公开(公告)号：CN103020008B
公开(公告)日：2015-08-12
申请号：CN201210575648.2
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 原昊 , 钱磊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
IPC: G06F15/76
Abstract: 本发明提供了一种计算能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构指令扩展单元、可重构硬件线程单元以及可重构任务加速单元中的至少一个。
-
公开(公告)号：CN103064820B
公开(公告)日：2014-04-16
申请号：CN201210574582.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
-
公开(公告)号：CN102932276A
公开(公告)日：2013-02-13
申请号：CN201210379911.0
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
IPC: H04L12/861 , H04L12/803
Abstract: 本发明提供的一种计算节点集群系统和数据中继器。计算节点集群系统包括：多个计算节点，其中每个计算节点包括各自的FPGA和通用处理器；其中，各个计算节点的通用处理器通过网络相互连接；并且，在每个计算节点中，FPGA连接至通用处理器；其中，每个FPGA均具有数据中继器；而且，所有计算节点的FPGA通过数据中继器依次连接。在一个连续发送过程中，动态自适应通路选择器先转发来自当前计算节点的通用处理器的所有消息，然后转发来自其他FPGA的所有消息。并且，动态自适应通路选择器在每个连续发送过程完成之后动态地调整在下一次连续发送过程发送的来自通用处理器的数据量与来自其他FPGA的数据量之间的比例。
-
Patent Agency Ranking
公开(公告)号：CN103076849A
公开(公告)日：2013-05-01
申请号：CN201210580256.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种可重构微服务器系统，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。此外，可重构加速部件可以连接独立的内存、输入输出外设和其它扩展接口。
-
公开(公告)号：CN102929812A
公开(公告)日：2013-02-13
申请号：CN201210371902.7
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G06F13/16
Abstract: 本发明提供的一种基于存储接口的可重构加速器映射方法包括：初始步骤：用于将可重构加速器、通用处理器和存储体分别连接在存储总线上；第一步骤，用于通过可重构算法接口映射模块对可重构算法核心的硬件接口进行封装，其中所述可重构算法接口映射模块按照信号类型将可重构算法核心的硬件接口映射成为存储接口，由此按照对存储体的存储访问的读访问和写访问的方式对硬件接口进行读写；第二步骤，用于对通用处理器和存储控制器进行配置，以便通用处理器能够通过存储控制器访问可重构加速器；第三步骤，用于通过对通用处理器编程实现对可重构加速器中算法核心的软件映射。
-
公开(公告)号：CN103076849B
公开(公告)日：2014-07-02
申请号：CN201210580256.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种可重构微服务器系统，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。此外，可重构加速部件可以连接独立的内存、输入输出外设和其它扩展接口。
-
公开(公告)号：CN103064820A
公开(公告)日：2013-04-24
申请号：CN201210574582.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
-
公开(公告)号：CN103020008A
公开(公告)日：2013-04-03
申请号：CN201210575648.2
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 原昊 , 钱磊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
IPC: G06F15/76
Abstract: 本发明提供了一种计算能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构指令扩展单元、可重构硬件线程单元以及可重构任务加速单元中的至少一个。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
