公开(公告)号：CN100392761C

公开(公告)日：2008-06-04

申请号：CN99105864.X

申请日：1999-04-23

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  三根浩二

IPC: G11C11/40

CPC classification number: G11C8/10 ,  G11C5/025 ,  G11C5/063

Abstract: 本发明的多个存储单元阵列、地址缓冲器、地址译码器，放大器，启动电路和输出电路分别形成在同一半导体芯片上；连接在远离所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度短于连接在靠近所述输出电路的存储单元阵列上的地址译码器与所述地址缓冲器间连线的长度。

公开(公告)号：CN1975925B

公开(公告)日：2010-06-16

申请号：CN200610163698.4

申请日：2006-12-04

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  永田恭一

IPC: G11C11/4097 ,  G11C11/409 ,  G11C11/4093

CPC classification number: G11C7/18 ,  G11C7/02 ,  G11C7/1006 ,  G11C11/408 ,  G11C11/4096 ,  G11C11/4097

Abstract: 半导体存储器件，包括利用不同行地址存取的存储板和位于相邻存储板之间的读出放大器列。该读出放大器列是位线对之一扭结的一种配置和位线对均不扭结的的另一种配置的混合。如果地址分析说明存在通过一条输入/输出布线进行的存取，则不倒置输入/输出数据。如果地址分析说明存在通过另一条输入/输出布线进行的存取，而且是对存储板进行存取，则不倒置该输入/输出数据，而如果是对另一个存储板进行存取，则倒置该输入/输出数据。

公开(公告)号：CN1959837B

公开(公告)日：2010-06-09

申请号：CN200610142921.7

申请日：2006-10-31

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  太田贤

IPC: G11C7/06 ,  G11C11/4091

CPC classification number: G11C7/02 ,  G11C5/063 ,  G11C7/06 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4093 ,  G11C11/4097

Abstract: 在半导体存储器件中，所述半导体存储器件包括：共享的读出放大器部分；在共享的读出放大器部分相对侧设置的存储单元部分对；在存储单元部分对和共享的读出放大器部分之间的传输门对；和构成多个位线对的位线，所述位线通过传输门对将共享的读出放大器部分和存储器单元部分对彼此连接，在相对侧的传输门对之间的大致中心处绞合所述多个位线对中的位线对的位线。

公开(公告)号：CN1975925A

公开(公告)日：2007-06-06

申请号：CN200610163698.4

申请日：2006-12-04

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  永田恭一

IPC: G11C11/4097 ,  G11C11/409 ,  G11C11/4093

CPC classification number: G11C7/18 ,  G11C7/02 ,  G11C7/1006 ,  G11C11/408 ,  G11C11/4096 ,  G11C11/4097

Abstract: 半导体存储器件包括利用不同行地址存取的存储板和位于相邻存储板之间的读出放大器列。该读出放大器列是位线对之一扭结的一种配置和位线对均不扭结的另一种配置的混合。如果地址分析说明存在通过一条输入/输出布线进行的存取，则不倒置输入/输出数据。如果地址分析说明存在通过另一条输入/输出布线进行的存取，而且是对存储板进行存取，则不倒置该输入/输出数据，而如果是对另一个存储板进行存取，则倒置该输入/输出数据。

公开(公告)号：CN1959837A

公开(公告)日：2007-05-09

申请号：CN200610142921.7

申请日：2006-10-31

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  太田贤

IPC: G11C7/06 ,  G11C11/4091

CPC classification number: G11C7/02 ,  G11C5/063 ,  G11C7/06 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4093 ,  G11C11/4097

Abstract: 在半导体存储器件中，所述半导体存储器件包括：共享的读出放大器部分；在共享的读出放大器部分相对侧设置的存储单元部分对；在存储单元部分对和共享的读出放大器部分之间的传输门对；和构成多个位线对的位线，所述位线通过传输门对将共享的读出放大器部分和存储器单元部分对彼此连接，在相对侧的传输门对之间的大致中心处绞合所述多个位线对中的位线对的位线。