-
公开(公告)号：CN1411193A
公开(公告)日：2003-04-16
申请号：CN02105968.3
申请日：2002-04-12
Applicant: 富士通株式会社
CPC classification number: H04B1/7115 , H04B1/712
Abstract: 用于接收具有多个多径分量的CDMA系统信号的接收装置的目的是减小尺寸。接收部分接收CDMA系统信号。存储部分存储接收部分接收的信号。解调部分利用去扩展码解调存储在存储部分中的接收信号所包含的每一个多径分量。控制部分用于通过促使解调部分进行时分复用处理来对多个多径分量的解调进行控制。RAKE合并部分用于对解调部分的输出进行最大比率的合并以产生解调信号。
-
公开(公告)号：CN1239974C
公开(公告)日：2006-02-01
申请号：CN02105837.7
申请日：2002-04-11
Applicant: 富士通株式会社
IPC: G06F1/00
CPC classification number: G06F1/3237 , G06F1/3203 , Y02D10/128
Abstract: 一种半导体集成电路包括多个功能模块，每个模块分别响应相应的命令信号的肯定和否定开始和停止其操作，还包括一种产生时钟信号的时钟产生电路，一种时钟控制电路，该控制电路响应相应的命令信号的肯定开始向每个功能模块供应时钟信号，并响应相应的命令信号的否定停止向每个功能模块供应时钟信号。
-
公开(公告)号：CN1428954A
公开(公告)日：2003-07-09
申请号：CN02124852.4
申请日：2002-06-21
Applicant: 富士通株式会社
CPC classification number: G06F9/4401
Abstract: 一种处理器以及引导该处理器的方法，其中取消不必要的电路操作以减小功耗。与指令和表数据相关的第一期望的校验和数值以及仅仅与指令相关的第二期望的校验和数值被保存在引导ROM中。当电源被启动时，如果通电确定电路确定已经为系统启动电源，则读取选择电路把指定和表数据加载到指令存储器和表数据存储器，并且校验和执行电路使用第一期望的校验和数值执行校验。在已经对周期性的操作启动电路的情况下，把指令加载到指令存储器，使用第二期望的校验和数值执行校验，并且把存储在备份存储器中的表数据加载到表数据存储器。因此对于周期性操作从引导ROM加载所需的时间被减少。
-
公开(公告)号：CN1244216C
公开(公告)日：2006-03-01
申请号：CN02105441.X
申请日：2002-04-04
Applicant: 富士通株式会社
IPC: H04L27/18
CPC classification number: H04B1/7113 , H04B2201/7071
Abstract: 一种用于接收和解调来自基站的信号的接收单元，该接收单元包括：接收部分，用于接收来自基站并通过多条路径发送的信号；路径跟踪部分，用于检测由该接收部分接收的信号通过的多条路径中的每一条路径中的时序；解调部分，用于通过根据由路径跟踪部分所检测的多条路径的时序执行去扩展处理；互相关值计算部分，用于计算所接收信号和扩展码之间的互相关值；以及目标选择部分，用于在由路径跟踪部分执行路径跟踪处理的情况下，把来自互相关值计算部分的输出提供到路径跟踪部分，以及在由解调部分解调所接收信号的情况下，把来自互相关值计算部分的输出提供到解调部分。
-
公开(公告)号：CN1194379C
公开(公告)日：2005-03-23
申请号：CN02131840.9
申请日：2002-09-06
Applicant: 富士通株式会社
CPC classification number: H04W52/0229 , Y02D70/24
Abstract: 一种半导体器件，其中降低了在电源间歇开关的模块中由漏电流引起的功率消耗。在根据本发明的半导体器件中，错误校验必要性判断电路根据从位于不断电模块中的错误校验必要性通知电路来的通知判断是否必须进行错误校验，并且，错误校验执行电路根据错误校验必要性判断电路的判断对在引导时从外部存储器装载的数据进行错误校验。错误校验不能完全省略。因此，为了确保系统的可靠性，在引导执行的次数达到了由错误校验间隔设置电路设定的次数时强制执行一次错误校验。这从间歇工作时间中缩掉了进行错误校验所花费的时间，从而减少了由于无用的漏电流所引起的功率消耗。
-
Patent Agency Ranking
公开(公告)号：CN1237730C
公开(公告)日：2006-01-18
申请号：CN03102340.1
申请日：2003-01-30
Applicant: 富士通株式会社
IPC: H04B1/707
CPC classification number: H04J13/10
Abstract: 在一种用于生成一个代码的代码生成装置中，一个二进制数据生成电路生成用于标示n个连续二进制数中每隔(m+1)个数的第一二进制数据项，其中m≥1和n≥2。一个二进制数据推导电路从第一二进制数据项中的每一个中推导m+1个用于标示m+1个二进制数的二进制数据项，其中m+1个二进制数包括第一二进制数据项。一个第一处理电路对m+1个第二二进制数据项的相同部分完成预定公共操作，及一个第二处理电路对m+1个第二二进制数据项的不相同部分个别地完成预定操作，其中m+1个第二二选制数据项的不相同部分中的各相应位的状态是不相同的。一个结合电路将第一和第二处理电路的输出组合起来。
-
公开(公告)号：CN1224883C
公开(公告)日：2005-10-26
申请号：CN03102341.X
申请日：2003-01-30
Applicant: 富士通株式会社
IPC: G06F1/32
CPC classification number: G06F1/3203 , G06F1/3287 , H04W52/028 , Y02D10/171 , Y02D70/24
Abstract: 一种将存于一个被间断地供电的区域内的数据快速地存储的半导体器件。电源被间断地提供给第一区。电源被连续地提供给第二区。一个存储器位于第二区内。一个存储电路用于在停止供电之前在存储器中存储第一电路中使用的数据。一个恢复电路用于将已经存于存储器内的数据恢复至第一区的一个预定电路中。如果数据已经存于存储器内，则电源控制电路向存储器供电。否则电源控制电路停止向存储器供电。
-
公开(公告)号：CN1437324A
公开(公告)日：2003-08-20
申请号：CN03102340.1
申请日：2003-01-30
Applicant: 富士通株式会社
IPC: H04B1/707
CPC classification number: H04J13/10
Abstract: 在一种用于生成一个代码的代码生成装置中，一个二进制数据生成电路生成用于标示n个连续二进制数中每隔(m+1)个数的第一二进制数据项，其中m≥1和n≥2。一个二进制数据推导电路从第一二进制数据项中的每一个中推导m+1个用于标示m+1个二进制数的二进制数据项，其中m+1个二进制数包括第一二进制数据项。一个第一处理电路对m+1个第二二进制数据项的相同部分完成预定公共操作，及一个第二处理电路对m+1个第二二进制数据项的不相同部分个别地完成预定操作，其中m+1个第二二进制数据项的不相同部分中的各相应位的状态是不相同的。一个结合电路将第一和第二处理电路的输出组合起来。
-
公开(公告)号：CN1404273A
公开(公告)日：2003-03-19
申请号：CN02105838.5
申请日：2002-04-11
Applicant: 富士通株式会社
CPC classification number: H04B1/70754 , H04B2201/70701 , H04B2201/70702 , H04B2201/7071
Abstract: 降低用于检测通过其接收接收信号的若干路径中各个路径的定时所消耗的能量的接收器。接收部件接收从基站发出并通过若干路径传送的信号。路径检测部件检测所述若干路径中各个路径的定时，接收部件接收的接收信号通过所述若干路径被传送。路径检测范围设置部件根据表示路径检测部件检测的路径定时的信息，设置路径检测部件进行路径检测的范围。
-
公开(公告)号：CN1403887A
公开(公告)日：2003-03-19
申请号：CN02105837.7
申请日：2002-04-11
Applicant: 富士通株式会社
IPC: G06F1/00
CPC classification number: G06F1/3237 , G06F1/3203 , Y02D10/128
Abstract: 一种半导体集成电路包括多个功能模块，每个模块分别响应相应的命令信号的肯定和否定开始和停止其操作，还包括一种产生时钟信号的时钟产生电路，一种时钟控制电路，该控制电路响应相应的命令信号的肯定开始向每个功能模块供应时钟信号，并响应相应的命令信号的否定停止向每个功能模块供应时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
