公开(公告)号：CN1198324C

公开(公告)日：2005-04-20

申请号：CN01806877.4

申请日：2001-03-20

Applicant: 飞索股份有限公司 ,  富士通株式会社

Inventor： A·T·会 ,  小仓寿典

IPC: H01L21/311 ,  H01L21/316 ,  H01L21/306

CPC classification number: H01L21/02238 ,  H01L21/02255 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31662 ,  Y10S438/906 ,  Y10S438/942 ,  Y10S438/948

Abstract: 本发明揭示一种藉由消除去光阻所导致的缺陷，以形成高品质的具有不同厚度的氧化物层的方法。该方法包含形成一个氧化物层(2)，以一层光阻层(8)将该氧化物层遮蔽，并将该光阻层加以显影以使该氧化物层的至少一部份(10)外露。然后将基板加热并去光阻以移除导自光阻的显影的任何残渣。此外，亦可于将该基板加热并且去光阻之前先将该光阻层(8)熟化。然后将该氧化物层(2)加以蚀刻，并将残余的光阻(8)剥除，之后再于该基板上生长另一层的氧化物(14)。

公开(公告)号：CN1240115C

公开(公告)日：2006-02-01

申请号：CN01806969.X

申请日：2001-03-20

Applicant: 飞索股份有限公司 ,  富士通株式会社

Inventor： 刘台凤 ,  小仓寿典

IPC: H01L21/316 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0206 ,  H01L21/28273 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31662 ,  H01L21/823462

Abstract: 一种藉由减少去除光阻所致缺点以形成具有不同厚度的高品质氧化物层的方法。半导体基板接受反应性离子蚀刻。该半导体基板包括一晶圆(4)，一氧化物层(2)于该晶圆上，以及一包封光阻掩膜(8)于该氧化物层上。然后氧化物层(2)经蚀刻，而剩蚀的光阻掩膜(8)是于另一层氧化物层(14)生长于基板上之前被去除。

公开(公告)号：CN1841747A

公开(公告)日：2006-10-04

申请号：CN200510125091.2

申请日：2005-11-18

Applicant: 富士通株式会社

Inventor： 小仓寿典

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：硅衬底(14)，其在表面中形成一个台阶，该台阶使得闪存单元区(10)的表面比外围电路区(12)的表面低；器件隔离区(20a)，其形成在闪存单元区(10)中的沟槽(18)中；器件隔离区(20c)，其形成在外围电路区(12)中的比沟槽(18)深的沟槽24中；闪存单元(46)，其包括形成在器件隔离区(20a)限定的器件区上的浮动栅极(32)和控制栅极(40)；以及晶体管(62、66)，其形成在器件隔离区(20c)限定的器件区上。本发明允许在不会使步骤变得复杂的条件下形成不同深度的沟槽，以及以高精确度形成微小的存储单元。

公开(公告)号：CN1419710A

公开(公告)日：2003-05-21

申请号：CN01806969.X

申请日：2001-03-20

Applicant: 先进微装置公司 ,  富士通株式会社

Inventor： A·T·会 ,  小仓寿典

IPC: H01L21/316 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0206 ,  H01L21/28273 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31662 ,  H01L21/823462

Abstract: 一种藉由减少去除光阻所致缺点以形成具有不同厚度的高品质氧化物层的方法。半导体基板接受反应性离子蚀刻。该半导体基板包括一晶圆(4)，一氧化物层(2)于该晶圆上，以及一包封光阻掩膜(8)于该氧化物层上。然后氧化物层(2)经蚀刻，而剩蚀的光阻掩膜(8)是于另一层氧化物层(14)生长于基板上之前被去除。

公开(公告)号：CN101030557A

公开(公告)日：2007-09-05

申请号：CN200710001453.6

申请日：2007-01-08

Applicant: 富士通株式会社

Inventor： 森冈博 ,  小仓寿典 ,  谢尔盖·皮丁

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/768 ,  H01L27/092 ,  H01L29/40 ,  H01L23/522

CPC classification number: H01L21/76877 ,  H01L21/823807 ,  H01L21/823864 ,  H01L21/823871 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有接触结构的半导体器件及其制造方法。该半导体器件包括：导电区；第一膜和第二膜，其形成在所述导电区上方以实现为一层；以及接触电极，其穿过所述层延伸至所述导电区，并形成为用一部分接触电极代替一部分所述层，其中要被代替的这部分层或者仅由所述第一膜组成、或者仅由所述第二膜组成、或者由一部分第一膜和一部分第二膜这二者组成，并且这部分第一膜占据这部分层的大部分。

公开(公告)号：CN1418372A

公开(公告)日：2003-05-14

申请号：CN01806877.4

申请日：2001-03-20

Applicant: 先进微装置公司 ,  富士通株式会社

Inventor： A·T·会 ,  小仓寿典

IPC: H01L21/311 ,  H01L21/316 ,  H01L21/306

CPC classification number: H01L21/02238 ,  H01L21/02255 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31662 ,  Y10S438/906 ,  Y10S438/942 ,  Y10S438/948

Abstract: 本发明揭示一种藉由消除去光阻所导致的缺陷，以形成高品质的具有不同厚度的氧化物层的方法。该方法包含形成一个氧化物层(2)，以一层光阻层(8)将该氧化物层遮蔽，并将该光阻层加以显影以使该氧化物层的至少一部分(10)外露。然后将基板加热并去光阻以移除导自光阻的显影的任何残渣。此外，亦可于将该基板加热并且去光阻之前先将该光阻层(8)熟化。然后将该氧化物层(2)加以蚀刻，并将残余的光阻(8)剥除，之后再于该基板上生长另一层的氧化物(14)。