-
公开(公告)号：CN109547137A
公开(公告)日：2019-03-29
申请号：CN201710859823.3
申请日：2017-09-21
Applicant: 大唐移动通信设备有限公司
IPC: H04B17/391 , H04W24/06
Abstract: 本发明公开了一种信道测试用例生成方法及装置。该方法中，获取第一类信道测试参数，所述第一类信道测试参数为信道测试所必须的、且无法通过其他参数计算得到的参数；根据预先设置的通信协议，针对所述通信协议中的每一种配置，应用所述第一类信道测试参数，确定出该配置下的第二类信道测试参数；生成测试用例，其中，一个测试用例包括所述第一类信道测试参数和一种配置下的第二类信道测试参数。上述实施例能够避免由人工构造测试用例时易错、耗时长等问题，且构造的测试用例更加全面。
-
公开(公告)号：CN109391989A
公开(公告)日：2019-02-26
申请号：CN201710661748.X
申请日：2017-08-04
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置，所述基站包括子帧计数器，所述方法包括：从用例库加载多个子帧数据包；依据子帧计数器确定所述子帧数据包中待检测的子帧；针对所述子帧进行检测；获得所述子帧的检测结果，根据用例情况，调整子帧计数宽度，迅速实现对应子帧的快速仿真功能，自动缩减子帧中没有检测任务的子帧的时长；支持总线功能，简化仿真顶层文件，使其具有通过数据总线与验证环境连接的作用。
-
公开(公告)号：CN108932355A
公开(公告)日：2018-12-04
申请号：CN201710369925.7
申请日：2017-05-23
Applicant: 大唐移动通信设备有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种逻辑验证方法及装置，应用于基站逻辑验证平台，Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本，并依据参数文本生成输入激励，调用总线接口中传输输入激励的信号线，将输入激励传输至DUT，调用总线接口中传输逻辑验证结果的信号线，获取DUT基于输入激励进行逻辑验证的逻辑验证结果，基于逻辑验证结果，对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时，可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证，即，可直接在总线接口中修改信号线，不需要修改Testbench内部代码，提高了逻辑验证的效率。
-
公开(公告)号：CN110532577A
公开(公告)日：2019-12-03
申请号：CN201810508097.5
申请日：2018-05-24
Applicant: 大唐移动通信设备有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。
-
公开(公告)号：CN100391171C
公开(公告)日：2008-05-28
申请号：CN200510090504.8
申请日：2005-08-17
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种时分同步码分多址通信系统中基带协议数据测试装置及系统，装置包括：数据转换接口，用于与外部数据的交互；现场可编程门阵列模块，用于接收数据的解析分发、发送数据的打包分发并对整个装置进行时钟控制；存储模块，用于解析后数据、打包前数据及相关指令数据的存储；数字信号处理器，用于读取存储模块中的解析数据并进行相应处理；处理发送的数据并发送至现场可编程门阵列模块。系统基于所述装置完成相应测试。本发明可用于TD-SCDMA、CDMA2000及WCDMA系统中，可以多个数据源发生器和数据检测来使用。
-
Patent Agency Ranking
公开(公告)号：CN1917453A
公开(公告)日：2007-02-21
申请号：CN200510090504.8
申请日：2005-08-17
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种时分同步码分多址通信系统中基带协议数据测试装置及系统，装置包括：数据交换接口，用于与外部数据的交互；现场可编程门阵列模块，用于接收数据的解析分发、发送数据的打包分发并对整个装置进行时钟控制；存储模块，用于解析后数据、打包前数据及相关指令数据的存储；数字信号处理器，用于读取存储模块中的解析数据并进行相应处理；处理发送的数据并发送至现场可编程门阵列模块。系统基于所述装置完成相应测试。本发明可用于TD－SCDMA、CDMA2000及WCDMA系统中，可以多个数据源发生器和数据检测来使用。
-
公开(公告)号：CN101272209A
公开(公告)日：2008-09-24
申请号：CN200710064626.9
申请日：2007-03-21
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种对多通道复用数据进行滤波的方法，所述滤波器包括至少一个子滤波器，该方法包括：A.将并行的多通道数据进行顺序存储；B.所述每个子滤波器对存储的多通道复用数据进行滤波处理；C.将所述每个子滤波器处理后的不同通道的数据按时钟顺序分开；D.将同一通道的数据按时钟顺序一起发送。通过本发明解决了现有技术中存在的采样频率高和资源不足的问题。本发明同时公开了一种滤波器。
-
公开(公告)号：CN110532577B
公开(公告)日：2021-06-18
申请号：CN201810508097.5
申请日：2018-05-24
Applicant: 大唐移动通信设备有限公司
IPC: G06F30/34
Abstract: 本发明提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。
-
公开(公告)号：CN109391989B
公开(公告)日：2021-01-22
申请号：CN201710661748.X
申请日：2017-08-04
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置，所述基站包括子帧计数器，所述方法包括：从用例库加载多个子帧数据包；依据子帧计数器确定所述子帧数据包中待检测的子帧；针对所述子帧进行检测；获得所述子帧的检测结果，根据用例情况，调整子帧计数宽度，迅速实现对应子帧的快速仿真功能，自动缩减子帧中没有检测任务的子帧的时长；支持总线功能，简化仿真顶层文件，使其具有通过数据总线与验证环境连接的作用。
-
公开(公告)号：CN108932355B
公开(公告)日：2020-11-20
申请号：CN201710369925.7
申请日：2017-05-23
Applicant: 大唐移动通信设备有限公司
IPC: G06F30/20
Abstract: 本发明公开了一种逻辑验证方法及装置，应用于基站逻辑验证平台，Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本，并依据参数文本生成输入激励，调用总线接口中传输输入激励的信号线，将输入激励传输至DUT，调用总线接口中传输逻辑验证结果的信号线，获取DUT基于输入激励进行逻辑验证的逻辑验证结果，基于逻辑验证结果，对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时，可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证，即，可直接在总线接口中修改信号线，不需要修改Testbench内部代码，提高了逻辑验证的效率。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
