-
公开(公告)号：CN1578150B
公开(公告)日：2010-05-26
申请号：CN200410054517.5
申请日：2004-07-22
Applicant: 夏普株式会社
Inventor： A·O·阿丹
CPC classification number: H03L7/18 , H03D13/004 , H03L7/0891
Abstract: 提供一种可降低锁定状态的相位噪音的相位同步电路。相位同步电路10包含相位比较器11、电荷抽运电路12、环路滤波器13、电压控制振荡器(VCO)14、1/N分频器15。相位比较器11和电荷抽运电路12构成为在特性中满足Kp2＞Kp1。这里的Kp1表示时的斜率Kp，Kp2表示时的斜率Kp，斜率Kp由定义，是表示规定的相位误差的常数。
-
公开(公告)号：CN1316617C
公开(公告)日：2007-05-16
申请号：CN200410034245.2
申请日：2004-04-05
Applicant: 夏普株式会社
Inventor： A·O·阿丹
IPC: H01L23/552 , H01L23/52
CPC classification number: H01L23/585 , H01L23/5227 , H01L23/552 , H01L23/645 , H01L23/66 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 层叠的金属配线层形成电磁隔离构造，这些金属配线层通过桥柱而相互连接，由此形成层叠构造的金属栅栏。金属栅栏以包围在集成电路内产生电磁场的螺旋电感等的元件的方式配置。此外，电磁波的集肤深度设为δ，c设为光速，集成电路的动作频率设为f，金属栅栏区域的横向尺寸设为d，金属栅栏的包围线宽设为WF，桥柱间隔设为L，信号的波长λ＝c/f时，d≤λ/8，WF≥5δ，L≤λ/20。能够降低集成电路中的、电磁或经由基板的耦合噪音。
-
公开(公告)号：CN1578150A
公开(公告)日：2005-02-09
申请号：CN200410054517.5
申请日：2004-07-22
Applicant: 夏普株式会社
Inventor： A·O·阿丹
CPC classification number: H03L7/18 , H03D13/004 , H03L7/0891
Abstract: 提供一种可降低锁定状态的相位噪音的相位同步电路。相位同步电路10包含相位比较器11、电荷抽运电路12、环路滤波器13、电压控制振荡器(VCO)14、1/N分频器15。相位比较器11和电荷抽运电路12构成为在Io－Δφ特性中满足Kp2>Kp1。这里的Kp1表示|Δφ|>Δφo时的斜率Kp，Kp2表示|Δφ|
-
公开(公告)号：CN101461062B
公开(公告)日：2012-11-21
申请号：CN200780020846.X
申请日：2007-05-31
Applicant: 夏普株式会社 , 国立大学法人东北大学 , 矢崎总业株式会社
IPC: H01L27/088 , H01L21/8238 , H01L21/336 , H01L27/092 , H01L21/8234 , H01L29/78
CPC classification number: H01L29/7813 , H01L21/823412 , H01L21/823456 , H01L21/823487 , H01L21/823807 , H01L21/82385 , H01L21/823885 , H01L27/088 , H01L27/0922 , H01L29/045 , H01L29/4236 , H01L29/66734
Abstract: 本发明提供一种功率MOS晶体管的导通电阻较低且表层沟道MOS晶体管部分的处理速度较快的、功率IC器件及其制造方法。芯片(2a)表面的面方位为偏离硅的(110)结晶面-8°以上+8°以下的面方位，P沟道型沟槽功率MOS晶体管(10)具有：在芯片(2a)的表面上穿孔形成的沟槽(3)、沟槽(3)内的栅区(11)、沟槽(3)的横壁部分的反型沟区(12)、形成于芯片(2a)的表面层的源区(14)、形成于芯片(2a)的背面层的漏区(13)。表层沟道MOS晶体管(20)具有反型沟区(22)，其中，反型沟道电流的方向为偏离上述硅的 结晶方向-8°以上+8°以下的方向。
-
公开(公告)号：CN1649261B
公开(公告)日：2011-06-15
申请号：CN200410082054.3
申请日：2004-12-06
Applicant: 夏普株式会社
Inventor： A·O·阿丹
CPC classification number: H03H11/1217 , H03H11/1278
Abstract: 减小在半导体集成电路中形成的运算放大器反馈部的电容器电容。本发明的有源滤波器包括在半导体集成电路中形成的运算放大器，在运算放大器的输出端子和反向输入端子或非反向输入端子之间连接的电容元件由多个电容元件(3～5)构成，不需要特别的技术或修改集成电路工艺，而且，不会引起S/N比劣化，也不会引起开关噪声及电力消耗的增大，能够减小运算放大器的反馈部的电容值。
-
Patent Agency Ranking
公开(公告)号：CN1976056A
公开(公告)日：2007-06-06
申请号：CN200610163949.9
申请日：2006-11-29
Applicant: 夏普株式会社
IPC: H01L29/41 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7809 , H01L23/481 , H01L29/0657 , H01L29/0886 , H01L29/41741 , H01L29/41766 , H01L29/66734 , H01L29/7813 , H01L2224/16 , H01L2924/01078 , H01L2924/01079 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
Abstract: 一种半导体器件，包括设置在半导体芯片的前表面上、并电连接到构成晶体管的电极中的至少一个的至少一个第一电极11b；设置在半导体芯片的后表面上、并电连接到其它电极中的一个的第二电极9；从前表面至后表面穿透半导体芯片的通孔；以及其一部分露在半导体芯片的前表面上、通过通孔电连接到第二电极9的通电极11a。
-
公开(公告)号：CN1767214A
公开(公告)日：2006-05-03
申请号：CN200510119232.X
申请日：2005-10-28
Applicant: 夏普株式会社
Inventor： A·O·阿丹
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/165 , H01L29/407 , H01L29/42356 , H01L29/66734
Abstract: 本发明揭示一种沟槽型MOSFET，在依次将P型的高掺杂漏极部即基板、P型的低掺杂漏极部即外延层、N型的本体部、以及P型的源极扩散部相邻形成的半导体基板上，形成沟槽部。再在与沟槽部绝缘的状态下，形成源极扩散部以覆盖沟槽部，从而能降低沟槽型MOSFET的导通(ON)电阻。
-
公开(公告)号：CN1649261A
公开(公告)日：2005-08-03
申请号：CN200410082054.3
申请日：2004-12-06
Applicant: 夏普株式会社
Inventor： A·O·阿丹
CPC classification number: H03H11/1217 , H03H11/1278
Abstract: 减小在半导体集成电路中形成的运算放大器反馈部的电容器电容。本发明的有源滤波器包括在半导体集成电路中形成的运算放大器，在运算放大器的输出端子和反向输入端子或非反向输入端子之间连接的电容元件由多个电容元件(3～5)构成，不需要特别的技术或修改集成电路工艺，而且，不会引起S/N比劣化，也不会引起开关噪声及电力消耗的增大，能够减小运算放大器的反馈部的电容值。
-
公开(公告)号：CN101416313B
公开(公告)日：2010-12-01
申请号：CN200780011981.8
申请日：2007-03-20
Applicant: 夏普株式会社
IPC: H01L27/088 , H01L21/336 , H01L21/8234 , H01L29/78
CPC classification number: H01L29/66734 , H01L21/823828 , H01L21/823885 , H01L27/0922 , H01L29/0856 , H01L29/456 , H01L29/7809 , H01L29/7813
Abstract: 一种功率IC器件，其表层沟道CMOS晶体管和沟槽型功率MOS晶体管在同一芯片上构成。沟槽型功率MOS晶体管的源区(14)与表层沟道CMOS晶体管的栅极(21a)在同一平面上构成。根据上述结构，当沟槽型功率MOS晶体管和表层沟道CMOS晶体管在同一芯片上形成时，可以提供一种能够降低制造成本的功率IC器件及其制造方法。
-
公开(公告)号：CN101461062A
公开(公告)日：2009-06-17
申请号：CN200780020846.X
申请日：2007-05-31
Applicant: 夏普株式会社 , 国立大学法人东北大学 , 矢崎总业株式会社
IPC: H01L27/088 , H01L21/8238 , H01L21/336 , H01L27/092 , H01L21/8234 , H01L29/78
CPC classification number: H01L29/7813 , H01L21/823412 , H01L21/823456 , H01L21/823487 , H01L21/823807 , H01L21/82385 , H01L21/823885 , H01L27/088 , H01L27/0922 , H01L29/045 , H01L29/4236 , H01L29/66734
Abstract: 本发明提供一种功率MOS晶体管的导通电阻较低且表层沟道MOS晶体管部分的处理速度较快的、功率IC器件及其制造方法。芯片(2a)表面的面方位为偏离硅的(110)结晶面－8°以上+8°以下的面方位，P沟道型沟槽功率MOS晶体管(10)具有：在芯片(2a)的表面上穿孔形成的沟槽(3)、沟槽(3)内的栅区(11)、沟槽(3)的横壁部分的反型沟区(12)、形成于芯片(2a)的表面层的源区(14)、形成于芯片(2a)的背面层的漏区(13)。表层沟道MOS晶体管(20)具有反型沟区(22)，其中，反型沟道电流的方向为偏离上述硅的 结晶方向－8°以上+8°以下的方向。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
