公开(公告)号：CN117275553A

公开(公告)日：2023-12-22

申请号：CN202210673793.8

申请日：2022-06-15

Applicant: 复旦大学

Inventor： 解玉凤 ,  马梓钊 ,  王益豪 ,  文淦 ,  胡显武

IPC: G11C16/04 ,  G11C11/16

Abstract: 本发明提供一种可进行乘加存内计算的MRAM存储单元、阵列、电路及其工作方法，采用磁阻变化特性器件实现非易失性存储，采用加电流读电压的方式替换了现有技术中加电压读电流的方式，阵列中每一列的各个MRAM存储单元共用一份电流，使存算功耗降低了1/N，N为阵列的行数，因此可以获得更好的存内计算能效。同时，本发明的串联存内计算使用电阻值作为计算数值，替换了并联结构的电导值，避免了并联结构多行开启后整列阻值过低，使得运算结果对版图寄生线电阻分布和高低阻值MTJ的空间分布过于敏感。综上所述，本发明能够降低存算的工作功耗，同时有效避免先进工艺下MTJ串的等效电阻受到高低阻值MTJ的空间分布的影响，有利于扩大存算电路的规模。

公开(公告)号：CN113704139A

公开(公告)日：2021-11-26

申请号：CN202110974491.X

申请日：2021-08-24

Applicant: 复旦大学

Inventor： 解玉凤 ,  王渝 ,  胡显武 ,  马梓钊 ,  文淦 ,  王泽铭

IPC: G06F12/02

Abstract: 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。

公开(公告)号：CN113704139B

公开(公告)日：2024-06-28

申请号：CN202110974491.X

申请日：2021-08-24

Applicant: 复旦大学

Inventor： 解玉凤 ,  王渝 ,  胡显武 ,  马梓钊 ,  文淦 ,  王泽铭

IPC: G06F12/02

Abstract: 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。

公开(公告)号：CN118092855A

公开(公告)日：2024-05-28

申请号：CN202410142246.6

申请日：2024-02-01

Applicant: 复旦大学

Inventor： 解玉凤 ,  易明铮 ,  万文章 ,  林昱凯 ,  钟海凡 ,  马梓钊 ,  陈董觎

IPC: G06F7/498

Abstract: 本发明提供一种支持浮点数尾数乘法的存算一体乘法器，其至少包括译码阵列、存储器以及加法阵列，利用该乘法器进行乘法运算时，被乘数以部分积的形式配置在存储器内，乘数以特定位宽为单位划分成片段，以片段为单位串行地加载到译码阵列输入端，直到完成一个完整乘数的输入，译码阵列根据输入的乘数片段选通存储器中相应存储器行，存储器输出相应部分积，加法阵列基于部分积进行错位相加并输出乘法结果，与传统存算结构相比，该乘法器可大大减少部分积累加的次数，从而降低动态功耗，提高运算速度。