-
公开(公告)号：CN117579187B
公开(公告)日：2025-03-07
申请号：CN202311432415.1
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为片上高速低损耗多通道的信号走线和屏蔽电路结构。本发明的信号走线和屏蔽模式包括次顶层金属Y型树状信号走线和低层金属屏蔽层；Y型树状信号走线用于实现宽带低损耗的射频信号传输，同时保证多通道间的信号对称性；低层金属屏蔽层对称地放置在Y型树状信号走线两侧，以屏蔽其它片上射频信号的串扰；Y型树状信号走线是差分结构，次顶层金属作为主体走线，顶层金属作为跳线，保证引入的寄生电阻电容为最小；每一次二分时采用Y型结构钝角方式，以保证每一条传输线的特征阻抗不变；本发明可提高通道间信号传输的对称性、减小信号传输损耗，有效屏蔽其它电路模块引入的噪声和纹波耦合。
-
公开(公告)号：CN117579187A
公开(公告)日：2024-02-20
申请号：CN202311432415.1
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为片上高速低损耗多通道的信号走线和屏蔽模式。本发明的信号走线和屏蔽模式包括次顶层金属Y型树状信号走线和低层金属屏蔽层；Y型树状信号走线用于实现宽带低损耗的射频信号传输，同时保证多通道间的信号对称性；低层金属屏蔽层对称地放置在Y型树状信号走线两侧，以屏蔽其它片上射频信号的串扰；Y型树状信号走线是差分结构，次顶层金属作为主体走线，顶层金属作为跳线，保证引入的寄生电阻电容为最小；每一次二分时采用Y型结构钝角方式，以保证每一条传输线的特征阻抗不变；本发明可提高通道间信号传输的对称性、减小信号传输损耗，有效屏蔽其它电路模块引入的噪声和纹波耦合。
-
公开(公告)号：CN117579091A
公开(公告)日：2024-02-20
申请号：CN202311438980.9
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于射频技术领域，具体为一种面向射频接收机的IQ泄露抑制方法。本发明采用分立的高反向隔离度的跨导放大器对I、Q两路信号进行隔离，抑制I、Q两路信号串扰；采用无源混频器实现高线性度、低噪声的混频；采用时钟产生电路为I、Q两路提供正交的50％占空比差分信号；通过基带电路实现跨阻增益，恢复电压信号，滤除带外信号。本发明通过I、Q两路分立的高反向隔离度跨导放大器，提升两路信号的I、Q隔离度，抑制正交接收机I、Q两路信号的串扰，避免更高设计成本的25％占空比四相时钟，提高接收机IRR，实现高性能接收机设计。
-
公开(公告)号：CN117579077A
公开(公告)日：2024-02-20
申请号：CN202311432290.2
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于电压自举的双模式比较器。本发明双模式比较器包括预放大电路、自举电容电路和锁存输出电路；通过切换所述自举电容电路的工作状态，比较器可以工作在高速高噪声模式或低速低噪声模式。本发明提供的自举电容方案能节约硬件开销，降低电路复杂度，降低逐次逼近型模数转换器的功耗并且提升转换速率。
-
公开(公告)号：CN117579059A
公开(公告)日：2024-02-20
申请号：CN202311463294.7
申请日：2023-11-03
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于过采样SDM和多相位选择的环形振荡器锁相环。本发明包括多相位环形振荡器、过采样的SDM模块、相位插值模块、相位选择模块、可变分频器模块、多相位固定分频器模块、多路异或门鉴相模块、环路滤波器模块、相位合成模块。在基于环形振荡器的锁相环中，环形振荡器由于固有存在恶劣的相位噪声，需要大的环路带宽来抑制振荡器的相位噪声。本发明使用过采样SDM模块、相位选择和相位插值来降低SDM噪声，有效解决了锁相环中环路带宽设计的矛盾，实现整体锁相环低噪声的输出。
-
Patent Agency Ranking
公开(公告)号：CN115483988A
公开(公告)日：2022-12-16
申请号：CN202211036411.7
申请日：2022-08-28
Applicant: 复旦大学
Abstract: 本发明属于无线通信技术领域，具体为一种多通道相控阵发射机幅相校准系统和方法。本发明系统包括：N路发射通道、输出动态匹配网络、第一多路选择器、第二多路选择器、下变频模块、幅相检测模块、控制模块和寄存器模块；上述模块构成一个闭环检测系统；在天线发射前端，N路发射通道的输出端经过输出动态匹配网络连接至第一多路选择器和天线；控制模块控制第一多路选择器对多通道的输出信号进行选择，输出信号经下变频模块后，通过幅相检测模块测量其幅度和相位，控制模块利用相控阵发射通道本身的衰减器阵列和移相器阵列完成多通道的幅相校准。该系统可实现片上集成或部分片上集成，无需矢量分析仪等检测设备即可实现自动化高速校准。
-
公开(公告)号：CN117749168A
公开(公告)日：2024-03-22
申请号：CN202311702003.5
申请日：2023-12-11
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种基于量程缩减数字时间转换器的小数型亚采样锁相环。本发明包括振荡器、差分双路亚采样鉴相器、量程缩减的数字时间转换器、跨导单元、环路滤波器、后台校准电路、小数分频调制电路、分频器、带死区的鉴频鉴相器、电荷泵。小数分频调制电路输出信号选择差分双路亚采样鉴相器，将小数分频量化噪声的瞬时相位误差的值减小一半，数字时间转换器根据小数分频调制电路的控制产生反馈回路量化噪声的时域镜像，将小数分频的量化噪声和杂散消除；该锁相环具有采样型锁相环高鉴相增益、低噪声的特点，双路采样和量程缩减技术提升数字时间转换器的性能，减小锁相环整体输出噪声。
-
公开(公告)号：CN117579058A
公开(公告)日：2024-02-20
申请号：CN202311436828.7
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于频率综合技术领域，具体为一种基于模拟数字转换器的小数型锁相环。本发明小数型锁相环包括：模拟数字转换器，环路滤波器，振荡器，积分差分调制的分频器；模拟数字转换器通过采样原理提供较大的鉴相增益，从而抑制锁相环带内噪声，差分积分调制的分频器输出的信号中包含期望的频率信息和量化噪声，在经过模拟数字转换器鉴相后进入环路滤波器处理，然后由控制振荡器输出期望的小数综合频率。本发明通过引入模拟数字时间转换器作为鉴相器，使得鉴相链路具有高线性度，从而降低环路非线性引入的噪声折叠和小数杂散，同时避免非线性校准，缩短设计周期减少设计和制备成本。
-
公开(公告)号：CN118590020B
公开(公告)日：2025-03-04
申请号：CN202411080564.0
申请日：2024-08-08
Abstract: 本发明提供一种多重电感耦合的低噪声放大器电路，包括：主路晶体管、栅极电感、源极电感和漏极电感；主路晶体管的栅极与栅极电感的一端相连，栅极电感的另一端接入信号；主路晶体管的源极与源极电感的一端相连，源极电感的另一端接地；主路晶体管的漏极与漏极电感的一端相连，漏极电感的另一端连接输出模块；栅极电感、源极电感和漏极电感两两之间耦合，以消除主路晶体管产生的噪声。本发明提供的低噪声放大器电路能够通过栅极电感、源极电感和漏极电感两两之间的耦合作用，对主路晶体管产生的噪声进行抵消，并能够在一定程度上增强增益，从而有效降低了低噪声放大器的噪声稀释，解决了如何降低低噪声放大器的噪声系数的问题。
-
公开(公告)号：CN118590020A
公开(公告)日：2024-09-03
申请号：CN202411080564.0
申请日：2024-08-08
Abstract: 本发明提供一种多重电感耦合的低噪声放大器电路，包括：主路晶体管、栅极电感、源极电感和漏极电感；主路晶体管的栅极与栅极电感的一端相连，栅极电感的另一端接入信号；主路晶体管的源极与源极电感的一端相连，源极电感的另一端接地；主路晶体管的漏极与漏极电感的一端相连，漏极电感的另一端连接输出模块；栅极电感、源极电感和漏极电感两两之间耦合，以消除主路晶体管产生的噪声。本发明提供的低噪声放大器电路能够通过栅极电感、源极电感和漏极电感两两之间的耦合作用，对主路晶体管产生的噪声进行抵消，并能够在一定程度上增强增益，从而有效降低了低噪声放大器的噪声稀释，解决了如何降低低噪声放大器的噪声系数的问题。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.024 seconds)
