-
公开(公告)号：CN117749168A
公开(公告)日：2024-03-22
申请号：CN202311702003.5
申请日：2023-12-11
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种基于量程缩减数字时间转换器的小数型亚采样锁相环。本发明包括振荡器、差分双路亚采样鉴相器、量程缩减的数字时间转换器、跨导单元、环路滤波器、后台校准电路、小数分频调制电路、分频器、带死区的鉴频鉴相器、电荷泵。小数分频调制电路输出信号选择差分双路亚采样鉴相器，将小数分频量化噪声的瞬时相位误差的值减小一半，数字时间转换器根据小数分频调制电路的控制产生反馈回路量化噪声的时域镜像，将小数分频的量化噪声和杂散消除；该锁相环具有采样型锁相环高鉴相增益、低噪声的特点，双路采样和量程缩减技术提升数字时间转换器的性能，减小锁相环整体输出噪声。
-
公开(公告)号：CN117579058A
公开(公告)日：2024-02-20
申请号：CN202311436828.7
申请日：2023-10-31
Applicant: 复旦大学
Abstract: 本发明属于频率综合技术领域，具体为一种基于模拟数字转换器的小数型锁相环。本发明小数型锁相环包括：模拟数字转换器，环路滤波器，振荡器，积分差分调制的分频器；模拟数字转换器通过采样原理提供较大的鉴相增益，从而抑制锁相环带内噪声，差分积分调制的分频器输出的信号中包含期望的频率信息和量化噪声，在经过模拟数字转换器鉴相后进入环路滤波器处理，然后由控制振荡器输出期望的小数综合频率。本发明通过引入模拟数字时间转换器作为鉴相器，使得鉴相链路具有高线性度，从而降低环路非线性引入的噪声折叠和小数杂散，同时避免非线性校准，缩短设计周期减少设计和制备成本。
-
Search Results
2
records
(took 0.017 seconds)
