公开(公告)号：CN117579059A

公开(公告)日：2024-02-20

申请号：CN202311463294.7

申请日：2023-11-03

Applicant: 复旦大学

Inventor： 许灏 ,  闫娜 ,  高皓原

IPC: H03L7/085 ,  H03L7/093 ,  H03L7/099 ,  H03L7/18

Abstract: 本发明属于集成电路技术领域，具体为一种基于过采样SDM和多相位选择的环形振荡器锁相环。本发明包括多相位环形振荡器、过采样的SDM模块、相位插值模块、相位选择模块、可变分频器模块、多相位固定分频器模块、多路异或门鉴相模块、环路滤波器模块、相位合成模块。在基于环形振荡器的锁相环中，环形振荡器由于固有存在恶劣的相位噪声，需要大的环路带宽来抑制振荡器的相位噪声。本发明使用过采样SDM模块、相位选择和相位插值来降低SDM噪声，有效解决了锁相环中环路带宽设计的矛盾，实现整体锁相环低噪声的输出。

公开(公告)号：CN119743146A

公开(公告)日：2025-04-01

申请号：CN202411699986.6

申请日：2024-11-26

Applicant: 复旦大学 ,  嘉善复旦研究院

Inventor： 闫娜 ,  许灏 ,  高皓原 ,  吴沛芳 ,  韩科锋

IPC: H03M1/60 ,  H03M1/34 ,  H03M1/10

Abstract: 本发明属于集成电路技术领域，具体为一种用于时间数字转换器的时域仲裁器及其失调仿真方法。本发明时域仲裁器用于比较输入信号D和输入信号CLK边沿到来的先后顺序，其结构由时域比较器、SR锁存器构成；输入信号D和CLK经过或门产生复位信号RST；时域比较器为对称结构，可有效解决系统性失调问题；并且，通过调整输入信号的延迟差，根据蒙特卡洛仿真结果得到的输出的概率分布，即可推出时域仲裁器的输入时间失调，从而能够有效评估时域仲裁器的随机失调所带来的影响。

公开(公告)号：CN119743140A

公开(公告)日：2025-04-01

申请号：CN202411699873.6

申请日：2024-11-26

Applicant: 复旦大学 ,  嘉善复旦研究院

Inventor： 闫娜 ,  许灏 ,  高皓原 ,  韩科锋

IPC: H03L7/089 ,  H03L7/099 ,  H03L7/10

Abstract: 本发明属于集成电路技术领域，具体为一种基于脉冲整形的大环路带宽锁相环。本发明锁相环包括数字时间转换器、时间数字转换器、脉冲整形器、比例‑积分型振荡器、多模分频器、脉冲发生器、DSM调制器、LMS校准器、独热码‑二进制码转换器、积分滤波器；在基于环形振荡器或者LC型振荡器的锁相环中，振荡器由于固有存在恶劣的相位噪声，需要大的环路带宽来抑制振荡器的相位噪声。本发明使用数字时间转换器模块降低DSM噪声，同时配合脉冲发生器和脉冲整形器拓展环路带宽，解决了传统type‑II型锁相环中在环路带宽超过0.1倍参考时钟频率时的稳定性问题，以及锁相环路带宽设计的矛盾，实现整体锁相环低噪声的输出。