-
公开(公告)号：CN116542303A
公开(公告)日：2023-08-04
申请号：CN202310285476.3
申请日：2023-03-22
Applicant: 复旦大学
Abstract: 本发明涉及一种随机神经元电路及其放电模式提取方法，基于阈值转变器件、电阻及电容构建了一种神经元电路，基于该电路实现了神经元的脉冲发射特性。相比于其他基于阈值转变器件的神经元电路，该神经元电路能够实现在固定参数下的不同放电模式的转换，且由于神经元的随机性，电路输出的模式切换具有概率转变行为，有利于构建高阶智能类脑系统。同时，本发明利用H‑H神经元本身的积分和共振特性对前神经元的概率输出进行模式提取，利用单峰检测神经元回路的共振特性提取中间神经元回路的单峰输出，利用双峰检测神经元回路的积分特性提取中间神经元回路的双峰输出，从而完成信息的多路复用编码与解码的计算过程。
-
公开(公告)号：CN116471921A
公开(公告)日：2023-07-21
申请号：CN202310285328.1
申请日：2023-03-22
Applicant: 复旦大学
Abstract: 本发明涉及一种多时间尺度的神经突触器件及其制备方法，其中器件结构包括衬底、绝缘层、背栅、背介质层、沟道、源极、漏极、顶介质层和顶栅；基于背介质层和顶介质层的材料，分别选择背栅和顶栅作为LTP调制栅或STP调制栅；在漏极施加读电压，源漏间的电阻值可以作为突触的权值。通过编码单个栅极刺激，器件可以实现多态长时程阻值转变以及不同弛豫时间的短时程阻值转变，进而通过同时编码顶栅和背栅的刺激过程，突触权值可以在不同初始态下发生短时程转变。与现有技术相比，本发明实现了多时间尺度的功能，长时程电阻可以作为网络权值，短时程电阻用于处理网络时序信息，加速计算，有助于推动高阶智能芯片的发展。
-
公开(公告)号：CN116364164A
公开(公告)日：2023-06-30
申请号：CN202310306387.2
申请日：2023-03-27
Applicant: 复旦大学
Abstract: 本发明涉及一种神经元器件耐久性测试及退化恢复方法，通过将固定电阻与并联外部电容或寄生电容的TS神经元器件串联，固定电阻未与TS器件相连的一端作为电压输入端，TS器件未与电阻相连的一端接地；在施加合适的恒定偏压下，TS器件两端的电压保持振荡行为，一个振荡周期TS器件完成一次开关。相比于以往的耐久性测试方案，本发明更易于实时监测多个开关周期的转变电压Vth、Vhold和相应的电压窗口VW，反映TS器件的退化规律。同时，本发明提出了一种在循环操作中通过提供负脉冲来抑制TS器件参数退化的器件退化恢复方法，能够显著抑制转变电压参数的漂移，使器件耐久性得到了有效提升。
-
公开(公告)号：CN116258181A
公开(公告)日：2023-06-13
申请号：CN202111488369.8
申请日：2021-12-08
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明涉及一种动态唤醒神经元电路及事件驱动神经网络系统，其中动态唤醒神经元电路包括可调电阻R1、电容C1、双向阈值转变器件TS和电容C2，可调电阻R1与电容C1串联，双向阈值转变器件TS与电容C2并联，可调电阻R1与电容C1的串联结构与双向阈值转变器件TS与电容C2的并联结构进行串联，双向阈值转变器件TS的一端与电容C1相连，另一端接地，可调电阻R1的一端接入激励信号，双向阈值转变器件TS与电容C1相连的连接点为电压输出端，双向阈值转变器件TS接地的一端为电流输出端，即事件信号输出端。与现有技术相比，本发明具有电路结构简单、利于高密度及大规模集成、面积小、能耗低等优点。
-
公开(公告)号：CN113237562B
公开(公告)日：2022-08-23
申请号：CN202110399234.8
申请日：2021-04-13
Applicant: 复旦大学
IPC: G01J5/24
Abstract: 本发明涉及一种具有盲元记忆和抑制功能的读出电路和红外探测器，在读出电路像元阵列的每个像元电路内通过忆阻器对像元的状态进行存储，当探测器的像元为盲元时，将该像元电路内的忆阻器写为高阻态，通过恒流偏置电路和反相器将忆阻器的高阻态转换为数字高电平，再写入到静态随机存储器中，然后关断忆阻器的恒流偏置电路节省功耗，利用静态随机存储器控制读出电路像元的复位管，关断盲元所在的读出电路的积分电路，从而抑制了盲元的负面影响。
-
Patent Agency Ranking
公开(公告)号：CN119602804A
公开(公告)日：2025-03-11
申请号：CN202411669595.X
申请日：2024-11-21
Applicant: 复旦大学
Abstract: 本发明涉及一种用于神经形态芯片的异步可扩展地址事件编码电路，电路包括分层结构，每层结构包括一个或多个可拓展基本单元，每个基本单元的输入为多个脉冲信号，所述基本单元包括输入缓存，控制路径和数据路径；第k层的最终输出地址端连接第k+1层的地址选择器，第k层的基本单元的输出脉冲端连接第k+1层的基本单元的输入缓存。与现有技术相比，本发明具有提高地址事件编码电路的适用性和可拓展性等优点。
-
公开(公告)号：CN118464074A
公开(公告)日：2024-08-09
申请号：CN202310083462.3
申请日：2023-02-08
Applicant: 复旦大学
Abstract: 本发明涉及一种动态感知传感器、制备方法及阵列，其中动态感知传感器电路组成包括直流电压源、电容式传感器、双向阈值开关器件及电容；电容与双向阈值开关器件并联，实现充放电过程中的弛豫；直流电压源与电容式传感器串联，再与双向阈值开关器件串联及电容并联后的整体串联；电容式传感器通过单一电容量的变化测量其它物理量；电容式传感器在接收外部刺激信号的同时还接收直流电压源的输入；双向阈值开关器件与电容相连的连接点作为电压信号输出端，双向阈值开关器件接地的一端作为电流信号探测端口，输出事件信号。与现有技术相比，本发明具有电路简单、传感效率高、易于集成等优点。
-
公开(公告)号：CN118155680A
公开(公告)日：2024-06-07
申请号：CN202410336045.X
申请日：2024-03-22
Applicant: 复旦大学
Abstract: 本发明涉及一种基于动态忆阻器的权重资格迹更新方法和神经网络芯片，用于更新采用脉冲突触时间可塑性机制进行脉冲神经网络片上训练中的权重资格迹，方法包括：基于动态忆阻器构建突触结构，在突触结构前后分别设置突触前神经元和突触后神经元，并设置前迹存储器件和后迹存储器件，分别用于记录突触结构前的脉冲活动变化和突触结构后的脉冲活动变化；进行权重资格迹更新时，分别在突触前神经元和突触后神经元的脉冲发放时刻，对后迹存储器件和前迹存储器件进行采样，获取后迹累加量和前迹累加量，后迹累加量减去前迹累加量即为权重资格迹的改变量。与现有技术相比，本发明降低了权重资格迹的片上运算与存储的硬件开销和计算延时。
-
公开(公告)号：CN113237562A
公开(公告)日：2021-08-10
申请号：CN202110399234.8
申请日：2021-04-13
Applicant: 复旦大学
IPC: G01J5/24
Abstract: 本发明涉及一种具有盲元记忆和抑制功能的读出电路和红外探测器，在读出电路像元阵列的每个像元电路内通过忆阻器对像元的状态进行存储，当探测器的像元为盲元时，将该像元电路内的忆阻器写为高阻态，通过恒流偏置电路和反相器将忆阻器的高阻态转换为数字高电平，再写入到静态随机存储器中，然后关断忆阻器的恒流偏置电路节省功耗，利用静态随机存储器控制读出电路像元的复位管，关断盲元所在的读出电路的积分电路，从而抑制了盲元的负面影响。
-
公开(公告)号：CN119089952A
公开(公告)日：2024-12-06
申请号：CN202310662172.4
申请日：2023-06-06
Applicant: 复旦大学
Abstract: 本发明涉及一种支持多编码方式的低功耗神经元电路，该神经元电路包括两级灵敏放大器结构和相应的逻辑控制电路，具体为：输入脉冲信号通过延时控制产生第一级灵敏放大器的使能信号，第一级灵敏放大器将神经元膜电容的电位Vmem与第一级阈值电压Vrefs比较，决定是否产生第二级灵敏放大器的使能信号；第二级灵敏放大器的输出通过SR锁存器产生输出脉冲信号，进一步地，输出脉冲信号根据当前输入配置信号的情况，对神经元的复位进行控制。与现有技术相比，本发明具有低功耗、支持多编码方式的优点。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.021 seconds)
