-
Patent Agency Ranking
公开(公告)号：CN111541454A
公开(公告)日：2020-08-14
申请号：CN202010387943.X
申请日：2020-05-09
Applicant: 哈尔滨工程大学
IPC: H03M13/11
Abstract: 本发明提供一种快速构造时不变SC-LDPC码的方法，根据目标码率R＝1-m/n和码长N确定变量节点度数n和校验节点度数m个数，同时选取和优化度分布对；根据变量节点度数n、校验节点度数m和变量节点度分布采用渐进边增长(PEG)算法构造出用来耦合的基矩阵HBase；对构造的基矩阵进行耦合生成耦合基矩阵HSC；采用QC算法扩展矩阵生成耦合矩阵HQC；确定耦合链长L，将耦合矩阵HQC复制L个并按照对应的位置依次放置，时不变的SC-LDPC码校验矩阵构造完成。本发明具有良好的编码增益且能节省筛选校验矩阵的时间。如构造基矩阵码率0.5，码长256，耦合链长L为50的SC-LDPC码，其误码率性能与5G标准LDPC码的误码率性能对比如附图所示，仿真结果表明该结构具有良好的编码增益，能满足当前性能需求。
-
公开(公告)号：CN110943801A
公开(公告)日：2020-03-31
申请号：CN201911103924.3
申请日：2019-11-13
Applicant: 哈尔滨工程大学
IPC: H04L1/00
Abstract: 本发明属于无线通信技术领域，具体涉及基于关键信息反馈的数字喷泉码传输方法。本发明解决了反馈信息实时调整编码策略以提高对信道条件的适应性，实现了在信息可靠传输的前提下尽量降低编码冗余的目标和在通信过程中反馈次数过多的问题。本发明只对提取出的关键信源符号进行重传，并通过系统喷泉码编码重传使得一次重传后尽可能实现成功译码。本发明能进一步降低编码冗余，通过少量的反馈，可使得数字喷泉码能更好地根据信道条件自适应编码传输，从而在保证信息传输可靠性前提下提高取有效性。本发明能够降低译码复杂度，提高译码效率的基础上实现高效可靠的低冗余传输策略研究。
-
公开(公告)号：CN103929599B
公开(公告)日：2017-01-25
申请号：CN201410181570.5
申请日：2014-04-30
Applicant: 哈尔滨工程大学
Abstract: 一种基于FPGA的数字视频图像实时缩放处理方法,涉及一种图像处理方法。本发明是为了解决现有单核高分辨率视频缩放方法，对硬件性能要求高、功耗大的问题。本发明对接收的视频信号进行视频采集处理，获得数字视频信号，FPGA模块对数字视频信号根据终端显示器的个数m做一次分割处理，将数字视频信号分割成m路预处理多核缩放数据；根据视频信号的最高像素速率要求，分别选择缩放核类型和单个缩放模块中缩放核个数n；根据缩放核个数n，将每路预处理多核缩放数据分割成n等分，并将分割后的缩放数据发送至n个缩放核进行图像缩放；按照像素在帧内的先后顺序进行汇总合并，获得m路多核缩放数据并输出。本发明适用于图像处理。
-
公开(公告)号：CN103929599A
公开(公告)日：2014-07-16
申请号：CN201410181570.5
申请日：2014-04-30
Applicant: 哈尔滨工程大学
Abstract: 一种基于FPGA的数字视频图像实时缩放处理方法,涉及一种图像处理方法。本发明是为了解决现有单核高分辨率视频缩放方法，对硬件性能要求高、功耗大的问题。本发明对接收的视频信号进行视频采集处理，获得数字视频信号，FPGA模块对数字视频信号根据终端显示器的个数m做一次分割处理，将数字视频信号分割成m路预处理多核缩放数据；根据视频信号的最高像素速率要求，分别选择缩放核类型和单个缩放模块中缩放核个数n；根据缩放核个数n，将每路预处理多核缩放数据分割成n等分，并将分割后的缩放数据发送至n个缩放核进行图像缩放；按照像素在帧内的先后顺序进行汇总合并，获得m路多核缩放数据并输出。本发明适用于图像处理。
-
公开(公告)号：CN111541454B
公开(公告)日：2023-10-13
申请号：CN202010387943.X
申请日：2020-05-09
Applicant: 哈尔滨工程大学
IPC: H03M13/11
Abstract: 本发明提供一种快速构造时不变SC‑LDPC码的方法，根据目标码率R＝1‑m/n和码长N确定变量节点度数n和校验节点度数m个数，同时选取和优化度分布对；根据变量节点度数n、校验节点度数m和变量节点度分布采用渐进边增长(PEG)算法构造出用来耦合的基矩阵HBase；对构造的基矩阵进行耦合生成耦合基矩阵HSC；采用QC算法扩展矩阵生成耦合矩阵HQC；确定耦合链长L，将耦合矩阵HQC复制L个并按照对应的位置依次放置，时不变的SC‑LDPC码校验矩阵构造完成。本发明具有良好的编码增益且能节省筛选校验矩阵的时间。如构造基矩阵码率0.5，码长256，耦合链长L为50的SC‑LDPC码，其误码率性能与5G标准LDPC码的误码率性能对比如附图所示，仿真结果表明该结构具有良好的编码增益，能满足当前性能需求。
-
-
-
-
Search Results
5
records
(took 0.101 seconds)
