-
公开(公告)号:CN112071355A
公开(公告)日:2020-12-11
申请号:CN202011258715.9
申请日:2020-11-12
Applicant: 南京邮电大学
Abstract: 一种提高故障覆盖率的自适应BIST测试方法,通过SRAM测试控制模块、故障预分析模块和算法生成模块实现。SRAM测试控制模块控制待测SRAM存储阵列的工作电压、温度以及工艺等,使得SRAM在不同的工作环境下暴露出更多的故障行为,减少故障的逃逸率;故障预分析模块用来提前对存储阵列中可能发生的故障进行预判断,判断结果输入算法生成模块,算法生成模块重构出当前环境下存储阵列的最优算法,并生成新的BIST电路,对存储阵列进行高效快速的故障测试。该技术突破传统算法的局限性,可以提高故障覆盖率并降低测试成本。