公开(公告)号：CN107277373B

公开(公告)日：2020-02-07

申请号：CN201710628070.5

申请日：2017-07-28

Applicant: 北京计算机技术及应用研究所

Inventor： 石国帅 ,  刘广东 ,  邓超 ,  徐静雯 ,  宋峙峰 ,  刘璐杨 ,  徐川

IPC: H04N5/232 ,  H04N5/77 ,  H04N19/423

Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。

公开(公告)号：CN107277373A

公开(公告)日：2017-10-20

申请号：CN201710628070.5

申请日：2017-07-28

Applicant: 北京计算机技术及应用研究所

Inventor： 石国帅 ,  刘广东 ,  邓超 ,  徐静雯 ,  宋峙峰 ,  刘璐杨 ,  徐川

IPC: H04N5/232 ,  H04N5/77 ,  H04N19/423

Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。