公开(公告)号：CN115224128A

公开(公告)日：2022-10-21

申请号：CN202210074161.X

申请日：2022-01-21

Applicant: 北京大学

Inventor： 魏进 ,  崔家玮 ,  杨俊杰

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本申请实施例提供了一种金属氧化物半导体场效应晶体管及其制造方法，包括第一导电类型掺杂衬底、第一导电类型掺杂漂移层和功能层，功能层包括两个区域，分别为第一区和第二区，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，第二导电类型掺杂屏蔽区与第二导电类型掺杂沟道区交叠，第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区靠近第一导电类型掺杂衬底的一侧，即第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区下侧，能够降低金属氧化物半导体场效应晶体管MOSFEET中位于栅极下的栅极氧化物的电场，提高MOSFEET器件的可靠性。

公开(公告)号：CN115224128B

公开(公告)日：2024-06-25

申请号：CN202210074161.X

申请日：2022-01-21

Applicant: 北京大学

Inventor： 魏进 ,  崔家玮 ,  杨俊杰

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本申请实施例提供了一种金属氧化物半导体场效应晶体管及其制造方法，包括第一导电类型掺杂衬底、第一导电类型掺杂漂移层和功能层，功能层包括两个区域，分别为第一区和第二区，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，第二导电类型掺杂屏蔽区与第二导电类型掺杂沟道区交叠，第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区靠近第一导电类型掺杂衬底的一侧，即第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区下侧，能够降低金属氧化物半导体场效应晶体管MOSFEET中位于栅极下的栅极氧化物的电场，提高MOSFEET器件的可靠性。

公开(公告)号：CN117954476A

公开(公告)日：2024-04-30

申请号：CN202211323490.X

申请日：2022-10-27

Applicant: 北京大学

Inventor： 魏进 ,  崔家玮 ,  杨俊杰 ,  吴妍霖

IPC: H01L29/10 ,  H01L21/335 ,  H01L29/778 ,  H01L29/20

Abstract: 本发明公开了一种多沟道GaN基HEMT器件及其制备方法，该器件包括自下而上依次层叠的衬底层、过渡层、高阻层，在高阻层上的沟道区多个沟道层和势垒层依次交叠形成多个并列沟道，顶端沟道层和顶端势垒层则覆盖包括沟道区在内的整个器件表面；栅源区和漏区分别位于沟道区的两端，源极、栅极、漏极两两之间由钝化层隔开。本发明的多个并联沟道设计可以降低耐高压GaN基HEMT导通电阻，进而降低损耗。这种多沟道结构可以广泛适用于基于p‑GaN帽层或MIS结构的增强型HEMT器件以及传统的耗尽型HEMT器件，可以优化耐压与导通的折中关系，有利于近一步提高现有器件的优值。

公开(公告)号：CN117790557A

公开(公告)日：2024-03-29

申请号：CN202310659873.2

申请日：2023-06-06

Applicant: 北京大学

Inventor： 魏进 ,  崔家玮 ,  吴妍霖

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

Abstract: 本发明公开了一种带有栅极终端延伸结构的GaN基HEMT器件及其制备方法，通过在器件栅极靠近漏极一侧引入栅极p‑GaN帽层终端延伸结构，优化器件关断状态下的栅极电场分布，从而提高了GaN基HEMT的击穿电压并且抑制了电流崩塌效应。借助仿真验证，引入栅极p‑GaN帽层终端延伸结构后，器件的关态电场分布得到了改善，关态电场的峰值下降了超过70％。

公开(公告)号：CN114284358A

公开(公告)日：2022-04-05

申请号：CN202111562426.2

申请日：2021-12-20

Applicant: 北京大学

Inventor： 魏进 ,  崔家玮 ,  杨俊杰

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16 ,  H01L29/167 ,  H01L29/423

Abstract: 本发明公开了一种碳化硅功率器件及其制备方法。所述器件为纵向结构的碳化硅MOSFET，包括自下而上依次设置的漏极、N+型碳化硅衬底、N‑型漂移层、N型JFET区和沟道区，其中N型JFET区和沟道区形成鳍型结构，两侧各有一个栅结构；在栅结构的底部设置有P型屏蔽区，或者所述P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧；在沟道区上设置N+型表面区，其上为与N+型表面区、部分P型屏蔽区表面形成欧姆接触的源极；漏极与N+型碳化硅衬底下表面形成欧姆接触。本发明的碳化硅功率器件在制作良好接地的P型屏蔽区对栅介质层进行屏蔽的同时，引入不需要接地的低掺杂的耗尽沟道区，进一步提高了沟道迁移率和沟道密度，从而降低器件的导通电阻。