-
Patent Agency Ranking
公开(公告)号：CN116741234A
公开(公告)日：2023-09-12
申请号：CN202310673207.4
申请日：2023-06-08
Applicant: 北京大学
Abstract: 本发明公开了一种同步读写观测的忆阻器阵列优化编程系统和编程方法。该编程系统包括集成在芯片上的忆阻器阵列模块、忆阻器编程模块、忆阻器状态监测模块与逻辑判断模块，忆阻器阵列利用了SL与WL平行，二者与BL垂直的阵列架构，可以无串扰、无漏电地支持实时编程与批量编程。该编程系统利用实时监测机制，在器件达到预定状态时就立刻结束编程，有效节约忆阻器阵列编程时间；利用实时观测器件状态并调整编程强度的方式，更加细致地调控器件编程阻态大小；结合本发明的阵列操作方式，可以对忆阻器阵列进行批量并行编程，进一步提高忆阻器阵列编程速度。
-
公开(公告)号：CN116741235A
公开(公告)日：2023-09-12
申请号：CN202310673208.9
申请日：2023-06-08
Applicant: 北京大学
Abstract: 本发明公开了一种读写可重构的忆阻器存算一体系统，包括由M×N个1T1R结构单元组成的忆阻器阵列，每一列设置一条字线WL和一条源线SL，每一行设置一条位线BL，WL与SL平行，而BL与WL和SL垂直；在1T1R结构单元中，晶体管的源端连接SL，栅极连接WL，忆阻器的一端连接晶体管的漏端，另一端连接BL；阵列读出数据既可以从BL端输出，也可以从SL端输出，具有可重构性。该忆阻器存算一体系统可以有效防止阵列操作过程中所施加电压超过晶体管额定电压；结合本发明的操作方式，在对阵列进行读写时可以有效防止串扰与漏电，可以在无漏电情况下进行批量Forming/Set/Reset操作。
-
公开(公告)号：CN116456727A
公开(公告)日：2023-07-18
申请号：CN202310699956.4
申请日：2023-06-14
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本发明公开了一种能够保持循环间开关比的阻变存储器及其制备方法。该阻变存储器包括衬底及其上的底电极‑阻变层‑储氧层‑离子阻挡层‑顶电极叠层结构，其中离子阻挡层的厚度为1~5 nm，成分为MOn，M为特定金属元素，选自Ta、Hf、Al、Ti、Zr、W，1≤n≤3。通过在器件储氧层和顶电极之间引入一层离子阻挡层，器件循环操作过程中的氧离子在储氧层和顶电极之间的扩散会被阻断，从而保证了功能层中的氧离子在不同极性电压下发生可逆的迁移，进而可以使得器件在循环操作下的开关比得以保持。同时，该阻变存储器具有低操作电压及制备工艺与传统CMOS工艺相兼容的优点，便于推广应用。
-
公开(公告)号：CN119007775A
公开(公告)日：2024-11-22
申请号：CN202411006856.X
申请日：2024-07-25
Applicant: 北京大学
Abstract: 本发明公开了一种基于1T2R忆阻器阵列的动态图处理方法，属于存内计算和图计算技术领域。本发明在由1T2R单元组成的忆阻器阵列上存储图的邻接矩阵，将节点的状态存储于(i，i)位置的1T2R单元中，边的信息存储于(i，j)位置的1T2R单元，代表节点i到节点j之间的连接关系；将对图的节点和边的操作映射为对1T2R忆阻器阵列中相应单元的操作，高效地进行动态图存储与动态图处理。本发明通过阵列操作方式，有效降低了动态图处理过程的时间复杂度，可以在O(1)时间复杂度下实现节点增加、节点删除、边增加、边删除，有效提升了动态图处理的计算速度，并在动态图数据的存储上实现更高的存储密度。
-
公开(公告)号：CN118761447A
公开(公告)日：2024-10-11
申请号：CN202410892355.X
申请日：2024-07-04
Applicant: 北京大学
Abstract: 本发明公开了一种物理不可克隆存内计算电路及其操作方法，以实现在存算一体系统中对神经网络知识产权进行保护。本发明通过利用忆阻器本身的物理不可克隆特性来重排原有数据的存储方式，构建了物理不可克隆编程、读出与存内计算操作，可以使得存内计算模块中的数据在工作过程中得到保护。本发明的物理不可克隆存内计算电路中的基于1T1R单元结构的存内计算阵列可以不受影响地进行读操作与存内计算操作；解码模块完全由组合逻辑构成，其计算不占用额外时钟周期。通过构建本发明的物理不可克隆存内计算电路，可以有效防止存储于忆阻器阵列中的数据被未授权读取，从而保护存算一体芯片中的神经网络知识产权。
-
-
-
-
Search Results
5
records
(took 0.016 seconds)
