高性能机群互联网络适配器

    公开(公告)号:CN1529472A

    公开(公告)日:2004-09-15

    申请号:CN200310101045.X

    申请日:2003-10-13

    Abstract: 本发明涉及互联网络通信技术领域,包括:总线桥1、嵌入式微处理器2、内存3、程序存储器4、串口5、网络接口6,有四条总线:周边元件扩展接口总线7、内存总线8、程序读写总线9,网络链路10。高性能机群互联网络适配器支持周边元件扩展接口(PCI),全双工单向传输高达每秒4千兆位会聚带宽,在容错能力、带宽扩展、稳定性、可靠性、可移植性以及系统性能监测等方面有创新性设计,保证了网络适配器的高性能。这种64位周边元件扩展接(PCI)适配器拓展了机群结点的输入、输出带宽,提高了机群结点处理器的处理能力,有效消除机群通信网络瓶颈,是机群互联网络的关键设备。

    基于双8b/10b编码器的16b/20b编码器逻辑实现方法

    公开(公告)号:CN1558582A

    公开(公告)日:2004-12-29

    申请号:CN200410002290.X

    申请日:2004-01-16

    Abstract: 本发明涉及数字通信技术领域,特别是一种基于双8b/10b编码器的16b/20b编码器逻辑实现方法,在两个8b/10b编码器基础上构造16b/20b编码器,解决了直接由两个8b/10b编码器构成16b/20b编码器用于DDR数据源时的时序紧张问题。在使用很少一部分逻辑资源的条件下,简洁地实现了8b/10b编码器的游程偏移预测,避免了使编码器单元成为整体逻辑的关键路径的情况,同时保证双沿数据的8b/10b游程规范性。本发明提出的利用预测的游程偏移作为8b/10b编码器的游程偏移输入端来强制控制8b/10b编码器的输出编码极性的方案,可以类推到更大规模的8b/10b编码生成集的实现。

    一种总线式通用串行总线复用器

    公开(公告)号:CN1558305A

    公开(公告)日:2004-12-29

    申请号:CN200410002806.0

    申请日:2004-01-19

    Abstract: 本发明涉及计算机技术领域,特别是一种采用总线式通用串行总线复用器。解决了USB设备不能被多个主机共享的问题。由USB设备调度器、USB互连传输线和USB选配插头三种设备组成。USB设备调度器实现一台USB设备的扩展接口处理,每一台与USB复用器相连的计算机都通过一个USB选配插头跨越一段USB互连传输线与USB设备调度器相连;USB选配插头插在各个主机节点的USB端口上,根据USB设备调度器的切换指令控制该主机节点与USB设备的连通与断开。多个USB选配插头之间通过UTP-5e双绞线按总线方式连接,将这条总线和USB设备调度器相连,即可组成含一条总线的USB复用器。任一时刻总线上只能有一个主机节点的USB插头处于连通状态。

    基于双8b/10b编码器的16b/20b编码器逻辑实现方法

    公开(公告)号:CN1300971C

    公开(公告)日:2007-02-14

    申请号:CN200410002290.X

    申请日:2004-01-16

    Abstract: 本发明涉及数字通信技术领域,特别是一种基于双8b/10b编码器的16b/20b编码器逻辑实现方法,在两个8b/10b编码器基础上构造16b/20b编码器,解决了直接由两个8b/10b编码器构成16b/20b编码器用于DDR数据源时的时序紧张问题。在使用很少一部分逻辑资源的条件下,简洁地实现了8b/10b编码器的游程偏移预测,避免了使编码器单元成为整体逻辑的关键路径的情况,同时保证双沿数据的8b/10b游程规范性。本发明提出的利用预测的游程偏移作为8b/10b编码器的游程偏移输入端来强制控制8b/10b编码器的输出编码极性的方案,可以类推到更大规模的8b/10b编码生成集的实现。

    用FPGA器件实现机群交换网络路由芯片的方法

    公开(公告)号:CN1507285A

    公开(公告)日:2004-06-23

    申请号:CN02154519.7

    申请日:2002-12-06

    Abstract: 一种用FPGA器件实现机群交换网络路由芯片的方法,方法包括步骤:利用可编程逻辑器件的门阵列资源,在芯片内部设置对称的输入-输出端口;在芯片内部设置对称的逻辑交叉开关;通过仲裁逻辑调度输入至输出端口间的数据通道;完成多端口之间的数据交换的任务。本发明方法的核心是最通用的完全交叉开关,因而使用该类数字交换芯片构造的机群通信系统非常易于组建和扩展,可应用在各种网络拓扑中。同时,由于本发明有效地简化了通信协议,相应的交换设备可以安全高效地实现机群结点间的通信。本发明充分利用了可编程器件FPGA的资源优势和串-并/并-串转换接口器件的速度优势。

Patent Agency Ranking