-
公开(公告)号:CN107015628B
公开(公告)日:2020-08-28
申请号:CN201710203437.9
申请日:2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G06F1/3221 , G06F1/3234
Abstract: 本发明提出一种面向近似应用的低开销DRAM刷新方法及系统,涉及存储器设计技术领域,该方法包括静态匹配映射步骤,离线获取应用的全局访存信息,分析所述全局访存信息中每个内存行的最大重用距离,将每个内存行中的内容迁移到保存时间大于所述最大重用距离的内存行中;动态阈值调整步骤,每隔一段时间,周期性的根据历史映射结果预测每个映射周期的最大重用距离,并在DRAM保持时间分布中匹配相应的内存行。本发明在进行程序数据在内存中存储的映射和迁移之后,静态匹配映射方法的错误率几乎为零,动态匹配映射方法的错误率可以控制在0.7%以内,两种方法均能够将原有刷新能耗节省99%以上。
-
公开(公告)号:CN107017016A
公开(公告)日:2017-08-04
申请号:CN201710202202.8
申请日:2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G11C11/406 , G06F21/55
CPC classification number: G11C11/406 , G06F21/556
Abstract: 本发明提出一种防时序侧通道攻击的内存刷新控制方法及装置,涉及计算机存储器安全技术领域,该方法包括设置刷新干扰机制,其中设置干扰范围为M毫秒,所述刷新干扰机制将在时刻tn时的所述DRAM中初始刷新操作RFn随机地提前或推迟时间m0,以使所述初始刷新操作RFn的发送时刻为tn±m0,m0≤M。本发明只是将原有的刷新操作进行随机,并不减少总的刷新数目,对内存系统性能几乎不会有影响,同时能够将干扰后的请求完成时间序列相似度降低到2%以下,有效地保护了共享内存控制器的时序信道。
-
公开(公告)号:CN107015628A
公开(公告)日:2017-08-04
申请号:CN201710203437.9
申请日:2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明提出一种面向近似应用的低开销DRAM刷新方法及系统,涉及存储器设计技术领域,该方法包括静态匹配映射步骤,离线获取应用的全局访存信息,分析所述全局访存信息中每个内存行的最大重用距离,将每个内存行中的内容迁移到保存时间大于所述最大重用距离的内存行中;动态阈值调整步骤,每隔一段时间,周期性的根据历史映射结果预测每个映射周期的最大重用距离,并在DRAM保持时间分布中匹配相应的内存行。本发明在进行程序数据在内存中存储的映射和迁移之后,静态匹配映射方法的错误率几乎为零,动态匹配映射方法的错误率可以控制在0.7%以内,两种方法均能够将原有刷新能耗节省99%以上。
-
-