-
公开(公告)号：CN112511169B
公开(公告)日：2023-08-29
申请号：CN202011484427.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03M3/00
Abstract: 本发明提供一种基于Sigma‑Delta调制器的对流水线ADC比较器失调和电容失配误差进行动态补偿的系统及方法，包括Sigma‑Delta调制器模块、译码器模块、开关阵列模块。本发明可以抑制由于比较器失调和电容失配产生的谐波失真，从而有效提升流水线ADC的动态性能。本发明提供的方法可移植性强，适用范围广，硬件复杂度低。可用于任意比特数/每流水级及任意流水级数的流水线ADC。
-
公开(公告)号：CN112600557B
公开(公告)日：2023-08-01
申请号：CN202011487395.4
申请日：2020-12-16
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明提供了一种流水线ADC数字域增益校准方法，该方法由流水线高级向低级依次校准，每一级校准首先将该级流水级的输入(Vin)从低到高依次选通所有比较器的阈值电平，每一次选通期间，使用数据选择器将阈值电平对应的两个相邻数字码作为DAC的输入，在DAC输入两种不同数字码的情况下比较该级和后级的总数字输出即可得到理想增益和实际增益的误差。再将所有选通期间的误差送入累加器，得到需要校正的误差平均值，最终通过可编程反馈电容的方式来调整MDAC电路的级间增益，从而减小。本发明针对流水线的极间增益误差，实现了使用数字域判断平均增益误差的功能。采用带可编程反馈电容阵列的开关电容电路，实现了减小平均增益误差的功能。
-
公开(公告)号：CN112671382A
公开(公告)日：2021-04-16
申请号：CN202011489552.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03K17/041 , H03K17/687
Abstract: 本发明公开了一种栅压自举开关电路，包括采样开关管M1、第一NMOS管M2、第二NMOS管M3、第一PMOS管M4、第二PMOS管M5、第三NMOS管M6、第四NMOS管M7、第三PMOS管M8、第四PMOS管M9、第五NMOS管M10、第六NMOS管M11、第五PMOS管M12、第六PMOS管M13、第七PMOS管M14、第七NMOS管M15、第八NMOS管M16、第一电容C1、自举电容Cb、负载电容Cs；本发明使采样开关管M1、第一NMOS管M2和第二PMOS管M5更快导通的同时降低了其导通电阻；断开了采样开关管M1与多个MOS管的连接，使得寄生电容明显减小，提升了采样开关的带宽。
-
公开(公告)号：CN112564696B
公开(公告)日：2024-03-15
申请号：CN202011489549.3
申请日：2020-12-16
Applicant: 东南大学
IPC: H03L7/085
Abstract: 本发明公开了一种用于延迟锁相环的鉴频鉴相器，包括充电模块、放电模块、时钟模块；充电模块的输入端接有DLL环路参考时钟CLK_REF、数字控制信号RST，输出端为高电平脉冲UP、低电平脉冲UPN；放电模块的输入端接有DLL环路反馈时钟CLK_FB、数字控制信号RST，输出端为高电平脉冲DOWN、低电平脉冲DOWNN；时钟模块的输入端分别接入DLL环路参考时钟CLK_REF、DLL环路反馈时钟CLK_FB，输出端第一反相时钟REF_N、第一正相时钟REF_P分别与充电模块相连，第二反相时钟FB_N、第二正相时钟FB_P分别与放电模块相连。本发明实现了对延迟一个周期的延迟锁相环完成了鉴相。
-
公开(公告)号：CN115425975A
公开(公告)日：2022-12-02
申请号：CN202211121315.2
申请日：2022-09-15
Applicant: 东南大学
Abstract: 本发明提供一种用于时间交织ADC的通道间采样时间失配校正方法及系统。本发明可以减小由于通道间的采样时间失配，从而有效提升时间交织ADC的动态性能。本发明通过对待校准通道和参考通道的数字输出作差，并求绝对值之后累加，作为判断采样时间失配大小的相关量，并且通过控制字调节延时线模块，调整采样时间失配大小，根据控制字和相关量的变化进行迭代计算，得到使采样时间失配最小的控制字。本发明中控制字的改变分多个校正阶段进行，每个校正阶段采用不同的校正步长，达到快速逼近最优值的目的。本发明提供的方法可以用较短的校正时间达到较高的校正精度，有效减小采样时间失配，可扩展为任意通道数。
-
Patent Agency Ranking
公开(公告)号：CN112511169A
公开(公告)日：2021-03-16
申请号：CN202011484427.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03M3/00
Abstract: 本发明提供一种基于Sigma‑Delta调制器的对流水线ADC比较器失调和电容失配误差进行动态补偿的系统及方法，包括Sigma‑Delta调制器模块、译码器模块、开关阵列模块。本发明可以抑制由于比较器失调和电容失配产生的谐波失真，从而有效提升流水线ADC的动态性能。本发明提供的方法可移植性强，适用范围广，硬件复杂度低。可用于任意比特数/每流水级及任意流水级数的流水线ADC。
-
公开(公告)号：CN104316784A
公开(公告)日：2015-01-28
申请号：CN201410522653.6
申请日：2014-09-30
Applicant: 东南大学
Abstract: 本发明提供一种基于光电混合信号并行测试装置，该并行测试装置中，预加重电路(102)的输入端接仪器输入端口(101)，预加重电路(102)的输出端接并行复制与切换开关(103)的输入端，并行复制与切换开关(103)有多路输出，其各输出对应接矩阵1X2开关(109)的各1X2开关，矩阵1X2开关(109)的各1X2开关分别对应接电光转换模块(108)的各转换模块，电光转换模块(108)的各转换模块的输出分别对应为第1路输出至第N路输出。通过操作人员在上位机的操作，自动切换测试仪器输出到哪个高速通道，也可以多通道同时输出，预加重电路保证其各通道信号完整性。同时输出光电混合信号，本发明大大节约了测试成本，提供一种低成本测试方案。
-
公开(公告)号：CN112671382B
公开(公告)日：2023-08-08
申请号：CN202011489552.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03K17/041 , H03K17/687
Abstract: 本发明公开了一种栅压自举开关电路，包括采样开关管M1、第一NMOS管M2、第二NMOS管M3、第一PMOS管M4、第二PMOS管M5、第三NMOS管M6、第四NMOS管M7、第三PMOS管M8、第四PMOS管M9、第五NMOS管M10、第六NMOS管M11、第五PMOS管M12、第六PMOS管M13、第七PMOS管M14、第七NMOS管M15、第八NMOS管M16、第一电容C1、自举电容Cb、负载电容Cs；本发明使采样开关管M1、第一NMOS管M2和第二PMOS管M5更快导通的同时降低了其导通电阻；断开了采样开关管M1与多个MOS管的连接，使得寄生电容明显减小，提升了采样开关的带宽。
-
公开(公告)号：CN115664350A
公开(公告)日：2023-01-31
申请号：CN202211121317.1
申请日：2022-09-15
Applicant: 东南大学
Abstract: 本发明设计了一种用于高精度高速流水线ADC的高增益高带宽运算放大器，包括主运算放大器模块、辅助运放模块、共模反馈模块、偏置模块。本发明在两级共源共栅结构的基础上，以增益提高结构辅助，进一步提高增益，同时在辅助运放输出端接上滤波电容滤除高频噪声，除此之外，还采用开关电容共模反馈和连续时间共模反馈相结合的方式稳定共模电平。本发明设计的运算放大器增益大、带宽高，适用于高精度高速的流水线ADC。
-
公开(公告)号：CN111082656A
公开(公告)日：2020-04-28
申请号：CN201911082627.5
申请日：2019-11-07
Applicant: 东南大学
IPC: H02M3/07
Abstract: 本发明公开了一种新型电流舵型电荷泵电路，包括单位增益跟随器OPA1、误差放大器OPA2、NMOS管M1、NMOS管M3、NMOS管M9-M12、PMOS管M2、PMOS管M13、PMOS管M4-M8。本发明中加入了单位增益运放OPA1和误差放大运放OPA2，有效的扩展了电流匹配动态范围，从而避免了VCO牺牲其电压调谐范围，对于误差运放结构，由于其增益较之单位增益运放更高，因此可以得到更好的电流匹配结果，提高电荷泵开关速度，降低锁相环输出功率谱中的毛刺。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.017 seconds)
