公开(公告)号：CN114077548A

公开(公告)日：2022-02-22

申请号：CN202110802446.6

申请日：2021-07-15

Applicant: 三星电子株式会社

Inventor： 金鼎勋 ,  金圣训 ,  金弘国 ,  郑远

IPC: G06F12/02 ,  G06F3/06

Abstract: 一种电子装置包括：非易失性存储器；存储器控制器，其被配置为控制非易失性存储器；以及连接到存储器控制器的主机。存储器控制器被配置为：响应于从主机接收到的第一写入信号，向非易失性存储器提供第一写入信号，非易失性存储器被配置为：基于提供的第一写入信号来执行写入操作，基于执行写入操作的结果生成第一元数据，并且向主机提供生成的第一元数据。主机被配置为：使用基于提供的第一元数据或第一写入信号被训练的神经网络模型，确定出是否执行非易失性存储器的垃圾收集，响应于确定执行垃圾收集，向存储器控制器提供垃圾收集请求信号。

公开(公告)号：CN101799784A

公开(公告)日：2010-08-11

申请号：CN201010105764.9

申请日：2010-02-04

Applicant: 三星电子株式会社

Inventor： 黄珠荣 ,  李美真 ,  金弘国

IPC: G06F12/02

CPC classification number: G11C16/349 ,  G11C16/3495 ,  G11C29/88 ,  G11C29/883

Abstract: 本发明公开了一种包括NVRAM和页表的存储器装置以及该装置的损耗平均方法。页表包括将NVRAM的虚拟地址映射到NVRAM的物理地址的映射信息。页表的项包括指示对应页的损耗的年龄信息。年龄信息可为对应的页允许的写入操作的剩余次数。每当在页上写入数据时，该页允许的写入操作的剩余次数被减小。

公开(公告)号：CN112988627B

公开(公告)日：2024-10-18

申请号：CN202011362480.8

申请日：2020-11-27

Applicant: 三星电子株式会社

Inventor： 金鼎勋 ,  金圣训 ,  金弘国 ,  朴绍正

IPC: G06F13/16 ,  G11C29/42 ,  G06F3/06 ,  G11C7/18 ,  G11C8/14 ,  G06F12/0882

Abstract: 一种存储设备，包括：非易失性存储，其包括第一区域和第二区域；存储控制器，其控制非易失性存储的操作；以及缓冲存储器，其连接到存储控制器。存储控制器将从主机设备接收的用户数据存储在第二区域中，将与用户数据的管理相关联且由主机设备的文件系统生成的元数据存储在第一区域中，响应于与元数据相关联的索引节点(inode)的地址信息将元数据从第一区域加载到缓冲器，并使用加载到缓冲存储器的元数据访问第二区域中的目标数据。

公开(公告)号：CN112988627A

公开(公告)日：2021-06-18

申请号：CN202011362480.8

申请日：2020-11-27

Applicant: 三星电子株式会社

Inventor： 金鼎勋 ,  金圣训 ,  金弘国 ,  朴绍正

IPC: G06F13/16 ,  G11C29/42 ,  G06F3/06 ,  G11C7/18 ,  G11C8/14 ,  G06F12/0882

Abstract: 一种存储设备，包括：非易失性存储，其包括第一区域和第二区域；存储控制器，其控制非易失性存储的操作；以及缓冲存储器，其连接到存储控制器。存储控制器将从主机设备接收的用户数据存储在第二区域中，将与用户数据的管理相关联且由主机设备的文件系统生成的元数据存储在第一区域中，响应于与元数据相关联的索引节点(inode)的地址信息将元数据从第一区域加载到缓冲器，并使用加载到缓冲存储器的元数据访问第二区域中的目标数据。