公开(公告)号：CN113744775B

公开(公告)日：2025-02-18

申请号：CN202110041714.7

申请日：2021-01-13

Applicant: 三星电子株式会社

Inventor： 金旼秀 ,  金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  申院济 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G11C7/12 ,  G11C7/06 ,  G11C8/14

Abstract: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多条字线与所述多个存储器单元连接；位线感测放大器，通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接；和列解码器，被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括：与第一位线连接的第一区段以及与第二位线连接的第二区段，并且第一区段和第二区段针对与行相关的错误彼此独立。

公开(公告)号：CN111090387B

公开(公告)日：2023-07-28

申请号：CN201910952640.5

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 金旼秀 ,  高兑京 ,  金大正 ,  金度翰 ,  金成峻 ,  申院济 ,  李光熙 ,  李昌珉 ,  崔仁寿

IPC: G06F3/06

Abstract: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括：响应于外部设备进入页面故障模式，将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器；从所述外部设备接收第一刷新命令；以及响应于所述第一刷新命令，在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作，并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。

公开(公告)号：CN110347331B

公开(公告)日：2023-06-13

申请号：CN201910164370.1

申请日：2019-03-05

Applicant: 三星电子株式会社

Inventor： 金成峻 ,  金大正 ,  申院济 ,  庾庸准 ,  崔仁寿

IPC: G06F3/06

Abstract: 公开了一种存储器模块和包括存储器模块的存储器系统。所述存储器模块包括：第一类型存储器、第二类型存储器、串行存在检测装置和控制器。串行存在检测装置被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置。控制器被配置为：在时间上跟随初始化操作的训练操作期间，将从外部主机装置接收的针对第二类型存储器的训练命令传送到第一类型存储器。

公开(公告)号：CN113791987A

公开(公告)日：2021-12-14

申请号：CN202110081007.0

申请日：2021-01-21

Applicant: 三星电子株式会社

Inventor： 申院济 ,  金南亨 ,  金大正 ,  金度翰 ,  金旼秀 ,  徐德浩 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G06F12/02

Abstract: 提供了一种用于访问存储器模块的方法。所述方法包括：对第一部分突发长度的第一数据进行编码以生成第一奇偶校验信息和第一循环冗余码；对第二部分突发长度的第二数据进行编码以生成第二奇偶校验信息和第二循环冗余码；将第一数据和第二数据写入第一存储器装置；以及将第一奇偶校验信息、第一循环冗余码、第二奇偶校验信息和第二循环冗余码写入第二存储器装置和第三存储器装置。

公开(公告)号：CN115878367A

公开(公告)日：2023-03-31

申请号：CN202211115689.3

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 金大正 ,  高兑京 ,  金南亨 ,  金度翰 ,  徐德浩 ,  李浩荣 ,  崔仁寿

IPC: G06F11/10 ,  G11C29/42

Abstract: 提供了一种存储器模块的操作方法和存储器控制器的操作方法，所述存储器控制器被配置为：控制包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块。所述存储器控制器的操作方法包括：基于读取命令和第一地址，读取包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据的数据集；以及当用户数据的错误未基于ECC数据被纠正时，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个ECC装置中的每个中并且与第一地址对应。

公开(公告)号：CN115346566A

公开(公告)日：2022-11-15

申请号：CN202210030774.3

申请日：2022-01-12

Applicant: 三星电子株式会社

Inventor： 申院济 ,  金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  崔仁寿

IPC: G11C7/10 ,  G11C8/08

Abstract: 本申请涉及主机、存储器模块及存储器装置的操作方法。一种具有多个存储器单元的存储器装置的操作方法，包括在命令/地址输入间隔期间接收包括部分写入使能信号(PWE)和多个掩码信号的部分写入命令。在接收到部分写入命令后，通过数据选通线接收数据选通信号。在数据输入间隔期间通过多个数据线与数据选通信号同步地接收数据。在数据写入间隔期间，响应于部分写入使能信号，基于多个掩码信号将数据的一部分储存在多个存储器单元中。

公开(公告)号：CN111258842A

公开(公告)日：2020-06-09

申请号：CN201910846662.3

申请日：2019-09-09

Applicant: 三星电子株式会社

Inventor： 金大正 ,  金成峻 ,  申院济 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G06F11/30

Abstract: 公开存储器模块和存储器系统。一种存储器系统包括：存储器装置，其中具有多个易失性存储器模块；以及存储器控制器，电结合到所述多个易失性存储器模块。存储器控制器被配置为：响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号，校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误，并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。

公开(公告)号：CN110347331A

公开(公告)日：2019-10-18

申请号：CN201910164370.1

申请日：2019-03-05

Applicant: 三星电子株式会社

Inventor： 金成峻 ,  金大正 ,  申院济 ,  庾庸准 ,  崔仁寿

IPC: G06F3/06

Abstract: 公开了一种存储器模块和包括存储器模块的存储器系统。所述存储器模块包括：第一类型存储器、第二类型存储器、串行存在检测装置和控制器。串行存在检测装置被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置。控制器被配置为：在时间上跟随初始化操作的训练操作期间，将从外部主机装置接收的针对第二类型存储器的训练命令传送到第一类型存储器。

公开(公告)号：CN111258842B

公开(公告)日：2024-06-04

申请号：CN201910846662.3

申请日：2019-09-09

Applicant: 三星电子株式会社

Inventor： 金大正 ,  金成峻 ,  申院济 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G06F11/30

Abstract: 公开存储器模块和存储器系统。一种存储器系统包括：存储器装置，其中具有多个易失性存储器模块；以及存储器控制器，电结合到所述多个易失性存储器模块。存储器控制器被配置为：响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号，校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误，并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。

公开(公告)号：CN110349611B

公开(公告)日：2024-01-09

申请号：CN201910266363.2

申请日：2019-04-03

Applicant: 三星电子株式会社

Inventor： 庾庸准 ,  崔仁寿 ,  金大正 ,  金成峻 ,  申院济

IPC: G11C11/409 ,  G11C11/4078

Abstract: 提供一种半导体存储器模块和存储器系统。所述存储器系统包括：第一半导体存储器模块和处理器。处理器被配置为以页为单位访问第一半导体存储器模块，还被配置为：通过调整与对应于访问目标的虚拟地址相关联的页的数量并分配第一半导体存储器模块中的与调整的页的数量对应的页，来对与所述虚拟地址相关联的特定页中的页故障的发生进行响应。