-
公开(公告)号：CN1972129A
公开(公告)日：2007-05-30
申请号：CN200610171948.9
申请日：2006-11-14
Applicant: 三星电子株式会社
CPC classification number: H03L7/0896 , H03L7/0812
Abstract: 提供了一种电荷泵电路及其方法。实例电荷泵包括响应第一信号提供第一电流到输出节点以增加输出节点的电流电平的第一开关晶体管，响应第二信号从输出节点下拉第二电流以减少输出节点的电流电平的第二开关晶体管以及当第一和第二电流并发产生时减少第一和第二电流的量的控制器。实例方法包括响应第一信号提供第一电流到输出节点以增加输出节点的电流电平，响应第二信号从输出节点下拉第二电流以减少输出节点的电流电平以及当第一和第二电流并发产生时减少第一和第二电流的量。
-
公开(公告)号：CN1956333A
公开(公告)日：2007-05-02
申请号：CN200610142811.0
申请日：2006-10-26
Applicant: 三星电子株式会社
CPC classification number: H03K5/1565 , H03K2005/00052 , H03L7/08 , H03L7/0812 , H03L7/0891
Abstract: 本发明提供了半导体器件和生成时钟信号的方法，其中，锁相环(PLL)或延迟锁定环(DLL)包含占空比校正电路(DCC)，占空比校正电路(DCC)含有共享电荷泵和多个放大部分。多个放大部分生成内部时钟信号。共享电荷泵响应内部时钟信号，调整控制信号VC的电压电平，和将控制信号VC提供给每个放大部分。
-
公开(公告)号：CN1610262A
公开(公告)日：2005-04-27
申请号：CN200410085771.1
申请日：2004-10-18
Applicant: 三星电子株式会社
Inventor： 金圭现
CPC classification number: H03L7/0812
Abstract: 提供包括产生延迟锁定环输出信号的延迟锁定环和抖动抑制器的延迟锁定环电路。所述抖动抑制器可包括接收延迟锁定环输出信号并产生延迟锁定环输出信号的一个或更多延时的版本的延迟电路，和接收延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时的版本的相位内插器。在本发明的某些实施例中，延迟电路可包括多个串联的延迟单元。每个延迟单元能够以等于输入到延迟锁定环的外部时钟信号的一个时钟周期的时间来延时输入到其中的信号。
-
公开(公告)号：CN1388648A
公开(公告)日：2003-01-01
申请号：CN02102435.9
申请日：2002-01-18
Applicant: 三星电子株式会社
IPC: H03K5/13
CPC classification number: H03K5/08 , H03H11/265 , H03K5/13 , H03K2005/00071
Abstract: 延迟电路具有接收输入脉冲信号的输入节点。缓存器把输入信号传送到浮动节点。如果浮动节点的电压低于阈值,检测器就向输出节点输出具有第一电平的输出电压,否则输出第二电平。使用两个类似的支路,一个用于控制上升转变中的延迟,一个用于控制下降转变中的延迟。对于每个支路,一个参考终端携带一个用于给浮动节点施加偏压的参考电压。在参考终端和浮动节点之间耦合电容器和开关。开关响应输出电压而打开和闭合。当它打开时,它短路电容器。在反馈布置中可以有任选相位检测器和延迟码发生器,用于连续地调节参考电压。
-
公开(公告)号：CN100530972C
公开(公告)日：2009-08-19
申请号：CN200410085771.1
申请日：2004-10-18
Applicant: 三星电子株式会社
Inventor： 金圭现
CPC classification number: H03L7/0812
Abstract: 提供包括产生延迟锁定环输出信号的延迟锁定环和抖动抑制器的延迟锁定环电路。所述抖动抑制器可包括接收延迟锁定环输出信号并产生延迟锁定环输出信号的一个或更多延时的版本的延迟电路，和接收延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时的版本的相位内插器。在本发明的某些实施例中，延迟电路可包括多个串联的延迟单元。每个延迟单元能够以等于输入到延迟锁定环的外部时钟信号的一个时钟周期的时间来延时输入到其中的信号。
-
Patent Agency Ranking
公开(公告)号：CN100530968C
公开(公告)日：2009-08-19
申请号：CN03127721.7
申请日：2003-08-08
Applicant: 三星电子株式会社
CPC classification number: H03L7/0814 , H03K5/13 , H03K5/1565 , H03L7/089
Abstract: 一种具有占空比修正器(DCC)的延时锁定环(DLL)电路，该电路具有较宽的占空比修正范围，只消耗少量功率，基本没有对工作频率的限制，并且能够改善存储器件的特性。该延时锁定环电路包含一个用于占空比修正的附加环路和多个用于控制输出信号的上升沿和下降沿的环路。因此，该延时锁定环电路能够在不使用混相器的情况下，内部修正占空比。
-
-
公开(公告)号：CN1236558C
公开(公告)日：2006-01-11
申请号：CN02102435.9
申请日：2002-01-18
Applicant: 三星电子株式会社
IPC: H03K5/13
CPC classification number: H03K5/08 , H03H11/265 , H03K5/13 , H03K2005/00071
Abstract: 延迟电路具有接收输入脉冲信号的输入节点。缓存器把输入信号传送到浮动节点。如果浮动节点的电压低于阈值，检测器就向输出节点输出具有第一电平的输出电压，否则输出第二电平。使用两个类似的支路，一个用于控制上升转变中的延迟，一个用于控制下降转变中的延迟。对于每个支路，一个参考终端携带一个用于给浮动节点施加偏压的参考电压。在参考终端和浮动节点之间耦合电容器和开关。开关响应输出电压而打开和闭合。当它打开时，它短路电容器。在反馈布置中可以有任选相位检测器和延迟码发生器，用于连续地调节参考中压。
-
公开(公告)号：CN1622220A
公开(公告)日：2005-06-01
申请号：CN200410097418.5
申请日：2004-11-29
Applicant: 三星电子株式会社
IPC: G11C11/4093 , G11C7/10
CPC classification number: H03K19/003
Abstract: 一种检测输入信号的输入缓冲器。该输入缓冲器包括输出节点、第一缓冲器以及第二缓冲器。第一缓冲器可以在参考电压信号的电压电平等于预定电压电平时，控制输出节点的电压电平。第二缓冲器可以在参考电压信号的电压电平低于预定电压电平时，响应输入信号控制输出节点的电压电平。第二缓冲器可以将输出节点保持在第一电平。第二缓冲器可以包括输出控制部分和电平控制部分。输出控制部分可以接收输入信号，并产生第二电平的电平输出信号。电平控制部分可以在参考电压信号的电压电平低于第一电压的预定电压电平时，响应电平输出信号产生将输出节点保持在第一电平的控制信号，并且可以在参考电压信号的电压电平等于预定电压电平时拦截该控制信号。
-
公开(公告)号：CN1892890B
公开(公告)日：2011-07-06
申请号：CN200610101174.2
申请日：2006-07-05
Applicant: 三星电子株式会社
CPC classification number: G11C7/1051 , G11C5/066 , G11C7/1063 , G11C7/1066 , G11C7/1078 , G11C7/109 , G11C7/1093
Abstract: 一种数据输入和数据输出控制装置和方法，其中在外部输入时钟的一个时钟内，可以存取由m(2n+k)位组成的多个写入或读取数据(其中，m、n和k都是整数)。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.019 seconds)
