公开(公告)号：CN116126589A

公开(公告)日：2023-05-16

申请号：CN202211411089.1

申请日：2022-11-11

Applicant: 三星电子株式会社

Inventor： 李相吉 ,  全浩镇 ,  金灿景 ,  李容在 ,  赵根熙

IPC: G06F11/14 ,  G11C29/00

Abstract: 公开了存储器系统及其操作方法。所述存储器系统包括第一非易失性存储器装置；第二非易失性存储器装置；至少一个易失性存储器装置，被配置为：存储用户数据或映射表；以及存储器控制器，被配置为：当发生突然断电时，将用户数据从所述至少一个易失性存储器装置数据转储到第一非易失性存储器装置。第一非易失性存储器装置具有比第二非易失性存储器装置快的数据写入速度，并且具有比第二非易失性存储器装置小的容量。

公开(公告)号：CN1487669A

公开(公告)日：2004-04-07

申请号：CN03127721.7

申请日：2003-08-08

Applicant: 三星电子株式会社

Inventor： 赵根熙 ,  金圭现

IPC: H03L7/06 ,  H03L7/08

CPC classification number: H03L7/0814 ,  H03K5/13 ,  H03K5/1565 ,  H03L7/089

Abstract: 一种具有占空比修正器(DCC)的延时锁定环(DLL)电路，该电路具有较宽的占空比修正范围，只消耗少量功率，基本没有对工作频率的限制，并且能够改善存储器件的特性。该延时锁定环电路包含一个用于占空比修正的附加环路和多个用于控制输出信号的上升沿和下降沿的环路。因此，该延时锁定环电路能够在不使用混相器的情况下，内部修正占空比。

公开(公告)号：CN100530968C

公开(公告)日：2009-08-19

申请号：CN03127721.7

申请日：2003-08-08

Applicant: 三星电子株式会社

Inventor： 赵根熙 ,  金圭现

IPC: H03L7/06 ,  H03L7/08

CPC classification number: H03L7/0814 ,  H03K5/13 ,  H03K5/1565 ,  H03L7/089

Abstract: 一种具有占空比修正器(DCC)的延时锁定环(DLL)电路，该电路具有较宽的占空比修正范围，只消耗少量功率，基本没有对工作频率的限制，并且能够改善存储器件的特性。该延时锁定环电路包含一个用于占空比修正的附加环路和多个用于控制输出信号的上升沿和下降沿的环路。因此，该延时锁定环电路能够在不使用混相器的情况下，内部修正占空比。