公开(公告)号：CN118475114A

公开(公告)日：2024-08-09

申请号：CN202311566855.6

申请日：2023-11-22

Applicant: 三星电子株式会社

Inventor： 李元锡 ,  李周昊 ,  金承贤 ,  郑宇齐 ,  赵珉熙

IPC: H10B12/00

Abstract: 一种半导体存储器件，可以包括：衬底；下导线，在衬底上；隔离绝缘层，在下导线上，并且包括沟道沟槽；沟道结构，在沟道沟槽内，并且包括第一氧化物半导体材料；界面导电图案，在沟道结构的下表面与下导线之间；栅介电层，覆盖沟道沟槽内的沟道结构；上导线，在沟道沟槽内的栅介电层上；导电接触图案，在沟道结构上；界面氧化物半导体图案，在沟道结构与导电接触图案之间，并且包括第二氧化物半导体材料；以及电容器结构，包括与导电接触图案连接的下电极。

公开(公告)号：CN118524702A

公开(公告)日：2024-08-20

申请号：CN202311163212.7

申请日：2023-09-11

Applicant: 三星电子株式会社

Inventor： 严祥训 ,  赵珉熙 ,  李元锡 ,  郑宇齐

IPC: H10B12/00

Abstract: 提供了一种半导体器件及制造半导体器件的方法。所述半导体器件可以包括位于衬底上的位线、位于位线上并且在垂直于位线的方向上延伸的沟道图案、与位线相交并且与沟道图案间隔开的字线、位于沟道图案与字线之间的栅极绝缘图案、位于字线上的绝缘图案，以及连接到沟道图案的着陆焊盘。栅极绝缘图案可以包括分别具有第一介电常数和第二介电常数的第一栅极绝缘图案和第二栅极绝缘图案。第二栅极绝缘图案可以位于第一栅极绝缘图案与字线之间。第一介电常数和第二介电常数可以不同。第一栅极绝缘图案的第一宽度可以不同于第二栅极绝缘图案的第二宽度。