公开(公告)号：CN1206935A

公开(公告)日：1999-02-03

申请号：CN97126407.4

申请日：1997-12-30

Applicant: 三星电子株式会社

Inventor： 朴文汉 ,  洪锡薰 ,  申裕均

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76232

Abstract: 提供一种使用两种类型的氧化膜的槽式隔离法。按照本方法,用两种具有不同的应力特性的相继层叠的氧化膜的复合膜来充填半导体衬底中的槽。对槽充填复合氧化膜进行增密处理。对槽充填复合氧化膜进行平面化处理,直到露出掩模层的上表面为止。这样就在该槽中形成槽充填层。

公开(公告)号：CN1387248A

公开(公告)日：2002-12-25

申请号：CN02120222.2

申请日：2002-05-20

Applicant: 三星电子株式会社

Inventor： 柳载润 ,  朴文汉 ,  安东浩 ,  洪锡薰 ,  朴暻媛 ,  李正守

IPC: H01L21/76

CPC classification number: H01L21/76232

Abstract: 提供一种半导体器件的隔离方法,其中绝缘掩模层形成在半导体衬底的预定区域上。采用绝缘掩模层做掩模,在半导体衬底中形成预定深度的沟槽。在绝缘掩模层上和沟槽的侧壁上形成氧化物层。在氧化物层上形成沟槽衬里层。在形成沟槽衬里层的半导体衬底中的沟槽中形成绝缘填料层,以便填充沟槽。去掉绝缘掩模层。根据该半导体器件的隔离方法,可以减少沿着沟槽的边缘产生凹痕,减少在绝缘掩模层之间的界面产生鸟嘴型氧化物层,并降低漏电流,或提高电特性,如阈值电压。

公开(公告)号：CN1267982C

公开(公告)日：2006-08-02

申请号：CN02120222.2

申请日：2002-05-20

Applicant: 三星电子株式会社

Inventor： 柳载润 ,  朴文汉 ,  安东浩 ,  洪锡薰 ,  朴暻媛 ,  李正守

IPC: H01L21/76

CPC classification number: H01L21/76232

Abstract: 提供一种半导体器件的隔离方法，其中绝缘掩模层形成在半导体衬底的预定区域上。采用绝缘掩模层做掩模，在半导体衬底中形成预定深度的沟槽。在绝缘掩模层上和沟槽的侧壁上形成氧化物层。在氧化物层上形成沟槽衬里层。在形成沟槽衬里层的半导体衬底中的沟槽中形成绝缘填料层，以便填充沟槽。去掉绝缘掩模层。根据该半导体器件的隔离方法，可以减少沿着沟槽的边缘产生凹痕，减少在绝缘掩模层之间的界面产生鸟嘴型氧化物层，并降低漏电流，或提高电特性，如阈值电压。

公开(公告)号：CN1128472C

公开(公告)日：2003-11-19

申请号：CN97126407.4

申请日：1997-12-30

Applicant: 三星电子株式会社

Inventor： 朴文汉 ,  洪锡薰 ,  申裕均

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76232

Abstract: 本发明涉及一种制造半导体器件的方法，尤其涉及一种使用两种类型的氧化膜的槽式隔离法，以便释放半导体衬底隔离区中的应力。该方法包括：在具有多个槽的集成电路衬底上形成由应力特性不同的第1和第2层叠氧化膜组成的槽充填氧化膜，该层叠的第1氧化膜充填所述槽，该层叠的第2氧化膜位于槽外面的第1氧化膜之上；对该槽充填氧化膜进行增密处理；和对该槽充填氧化膜进行平面化处理，以便在该槽区内形成槽充填层。该方法能提高半导体器件的集成度，减少槽充填氧化膜中的应力和由槽充填氧化膜施加到半导体衬底内的应力。