-
公开(公告)号：CN114765209A
公开(公告)日：2022-07-19
申请号：CN202210020435.7
申请日：2022-01-10
Applicant: 三星电子株式会社
IPC: H01L29/04 , H01L29/786 , H01L27/108 , H01L27/11568
Abstract: 提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括：导线，其位于衬底上；第一层间绝缘层，其暴露出导线并且在衬底上限定沟道槽；沟道层，其沿着沟道槽的底部和侧表面延伸；第一栅电极和第二栅电极，它们在沟道槽中彼此间隔开；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。
-
公开(公告)号：CN114843273A
公开(公告)日：2022-08-02
申请号：CN202210110562.6
申请日：2022-01-29
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。
-
公开(公告)号：CN113921523A
公开(公告)日：2022-01-11
申请号：CN202110335193.6
申请日：2021-03-29
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11551
Abstract: 提供了一种半导体存储装置。所述装置可以包括：下栅极线，所述下栅极线设置在衬底上并且沿第一方向延伸；上栅极线，所述上栅极线与所述下栅极线垂直交叠并且沿所述第一方向延伸；第一电容器，所述第一电容器设置在所述下栅极线和所述上栅极线之间；第二电容器，所述第二电容器设置在所述下栅极线和所述上栅极线之间并且在所述第一方向上与所述第一电容器间隔开；下半导体图案，所述下半导体图案设置为穿过所述下栅极线并且连接到所述第一电容器；上半导体图案，所述上半导体图案设置为穿过所述上栅极线并且连接到所述第二电容器；以及下绝缘图案，所述下绝缘图案设置在所述第二电容器和所述下栅极线之间以覆盖所述第二电容器的底表面的整个区域。
-
公开(公告)号：CN109559771B
公开(公告)日：2023-08-22
申请号：CN201810959564.6
申请日：2018-08-22
Applicant: 三星电子株式会社
IPC: G11C11/4091
Abstract: 一种存储器装置包括存储器单元块、位线读出放大器块和控制电路，控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器，从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。
-
Patent Agency Ranking
公开(公告)号：CN115206370A
公开(公告)日：2022-10-18
申请号：CN202210354837.0
申请日：2022-04-06
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C8/14 , G11C8/12 , G11C8/08
Abstract: 公开了一种存储器设备，包括：基于来自外部设备的行地址来生成字线(WL)控制信号的行解码器；包括连接到字线的存储器单元的第一子阵列；基于与奇数编号的字线相对应的奇数编号的WL控制信号来向字线中奇数编号的字线提供选择电压或非选择电压的第一子字线驱动器(SWD)；以及基于与偶数编号的字线相对应的偶数编号的WL控制信号来向字线中偶数编号的字线提供选择电压或非选择电压的第二SWD。第一SWD响应于偶数编号的WL控制信号来向偶数编号的字线的非选择字线施加非选择电压，并且第二SWD响应于奇数编号的WL控制信号来向奇数编号的字线的非选择字线施加非选择电压。
-
公开(公告)号：CN112992904A
公开(公告)日：2021-06-18
申请号：CN202011460967.X
申请日：2020-12-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种三维半导体器件，包括：第一沟道图案，其位于衬底上并与衬底间隔开，第一沟道图案具有第一端和第二端以及在第一端与第二端之间连接的第一侧壁和第二侧壁，第一端和第二端在与衬底的顶表面平行的第一方向上彼此间隔开，第一侧壁和第二侧壁在与衬底的顶表面平行的第二方向上彼此间隔开，第二方向与第一方向相交；位线，其与第一沟道图案的第一端接触，位线在与衬底的顶表面垂直的第三方向上延伸；以及第一栅电极，其与第一沟道图案的第一侧壁相邻。
-
公开(公告)号：CN113130379A
公开(公告)日：2021-07-16
申请号：CN202011264983.1
申请日：2020-11-12
Applicant: 三星电子株式会社
IPC: H01L21/765 , H01L29/78 , H01L21/336 , H01L27/092
Abstract: 一种半导体器件包括：衬底，包括有源区和器件隔离区；在衬底上形成的平板结构；氧化物半导体层，在有源区和器件隔离区中覆盖所述平板结构的顶表面并且连续地设置在衬底的顶表面上；栅极结构，设置在氧化物半导体层上并且包括栅极介电层和栅电极；以及源/漏区，设置在栅极结构的两侧并形成在氧化物半导体层中，其中当从侧横截面观察时，平板结构的延伸方向和栅极结构的延伸方向彼此交叉。
-
公开(公告)号：CN112838088A
公开(公告)日：2021-05-25
申请号：CN202010793109.0
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件，包括：三维结构的存储单元阵列，包括沿第一水平方向、第二水平方向和竖直方向重复地布置在衬底上的多个存储单元，第一水平方向和第二水平方向与衬底的主表面平行并且彼此交叉，竖直方向垂直于该主表面；其中，多个存储单元的每个存储单元包括三个晶体管。一种制造半导体存储器件的方法，包括：在衬底上沿竖直方向同时形成布置成行的多个存储单元，其中，多个存储单元中的每个存储单元包括三个晶体管。
-
公开(公告)号：CN109559771A
公开(公告)日：2019-04-02
申请号：CN201810959564.6
申请日：2018-08-22
Applicant: 三星电子株式会社
IPC: G11C11/4091
Abstract: 一种存储器装置包括存储器单元块、位线读出放大器块和控制电路，控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器，从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.041 seconds)
