公开(公告)号：CN111490095B

公开(公告)日：2025-03-28

申请号：CN202010049972.5

申请日：2020-01-16

Applicant: 三星电子株式会社

Inventor： 姜炳在 ,  金允贞 ,  梁世敏 ,  李气范

IPC: H10D64/27 ,  H10D30/60 ,  H10D30/01

Abstract: 公开了一种制造具有掩埋栅电极的半导体器件的方法，包括：在具有由器件隔离膜限定的多个有源区的衬底中形成多个栅极沟槽，多个栅极沟槽与多个有源区交叉并沿第一水平方向彼此平行地延伸；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和器件隔离膜两者的暴露表面上形成第二栅极绝缘层；以及通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层，并形成多个掩埋栅电极。

公开(公告)号：CN112117322A

公开(公告)日：2020-12-22

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN112117322B

公开(公告)日：2024-07-09

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN111490095A

公开(公告)日：2020-08-04

申请号：CN202010049972.5

申请日：2020-01-16

Applicant: 三星电子株式会社

Inventor： 姜炳在 ,  金允贞 ,  梁世敏 ,  李气范

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了一种制造具有掩埋栅电极的半导体器件的方法，包括：在具有由器件隔离膜限定的多个有源区的衬底中形成多个栅极沟槽，多个栅极沟槽与多个有源区交叉并沿第一水平方向彼此平行地延伸；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和器件隔离膜两者的暴露表面上形成第二栅极绝缘层；以及通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层，并形成多个掩埋栅电极。