公开(公告)号：CN115835649A

公开(公告)日：2023-03-21

申请号：CN202211115569.3

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 白石千 ,  权美览 ,  徐晟准

IPC: H10B43/50 ,  H10B43/27 ,  H10B43/35 ,  H10B41/50 ,  H10B41/27 ,  H10B41/35

Abstract: 本公开涉及半导体器件、包括其的电子系统及其制造方法。该半导体器件包括具有单元区和连接区的基板以及具有垂直地且交替地堆叠在基板上的电介质层和电极的堆叠结构。该堆叠结构包括沿着第一方向依次布置的第一焊盘部分、第一栅栏部分、第二焊盘部分和第二栅栏部分。第一焊盘部分和第二焊盘部分中的每个具有沿着第一方向形成的第一阶梯结构和沿着与第一方向相交的第二方向形成的第二阶梯结构，第一栅栏部分和第二栅栏部分中的每个包括与电极处于相同水平并与电极间隔开的虚设电极。限定第二部分的第二阶梯结构的电极的侧壁从限定第一焊盘部分的第二虚设阶梯结构的虚设电极的侧壁偏移。

公开(公告)号：CN116801638A

公开(公告)日：2023-09-22

申请号：CN202211660264.0

申请日：2022-12-21

Applicant: 三星电子株式会社

Inventor： 白石千 ,  权美览

IPC: H10B43/35 ,  H10B43/27 ,  H10B43/10 ,  H10B41/35 ,  H10B41/27 ,  H10B41/10

Abstract: 一种三维半导体存储器件，可以包括：衬底，包括在第一方向上依次设置的第一连接区、第一单元区、分离区、第二单元区和第二连接区；堆叠结构，包括在衬底上交替堆叠的电极层和绝缘层，该电极层包括上电极层；第一绝缘线图案，在分离区上以贯穿上电极层，并在与第一方向交叉的第二方向上延伸；第二绝缘线图案和第三绝缘线图案，在分离区上以贯穿第一绝缘线图案和堆叠结构，并在第二方向上延伸以将绝缘结构划分为第一子堆叠结构和第二子堆叠结构；以及剩余堆叠结构，在第二绝缘线图案和第三绝缘线图案之间，并与第一子堆叠结构和第二子堆叠结构间隔开。

公开(公告)号：CN115440738A

公开(公告)日：2022-12-06

申请号：CN202210596770.1

申请日：2022-05-27

Applicant: 三星电子株式会社

Inventor： 白石千 ,  权美览 ,  徐晟准 ,  孙荣晥

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/1157 ,  H01L27/11575 ,  H01L23/528 ,  H01L23/522

Abstract: 提供半导体器件和包括该半导体器件的数据存储系统。半导体器件包括：第一衬底；电路元件；下互连线；第二衬底；栅电极，堆叠在第二衬底上以在第一方向上彼此间隔开并且形成第一堆叠结构和第二堆叠结构；沟道结构，穿透栅电极；以及第一接触插塞和第二接触插塞，分别穿透第一堆叠结构和第二堆叠结构，并且连接到栅电极。第一堆叠结构具有第一焊盘区域，在第一焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第一接触插塞。第二堆叠结构具有第二焊盘区域，在第二焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第二接触插塞。第一焊盘区域和第二焊盘区域相对于彼此偏移以便在第一方向上彼此不交叠。